![](http://datasheet.mmic.net.cn/340000/C161U_datasheet_16463042/C161U_9.png)
C161U
Page
Data Sheet
2001-04-19
Table of Contents
20.2.1
20.3
20.4
20.4.1
20.4.2
20.5
20.6
20.6.1
20.6.2
Overview of CSCU submodules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 381
XBUS Peripheral Configuration Block . . . . . . . . . . . . . . . . . . . . . . . . . . . 383
System Control Block . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
Register Write Protection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 384
Clock Output Frequency Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 388
Peripheral Management Module . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 392
Identification Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
ID Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 394
21
21.1
21.2
21.3
21.4
21.5
21.6
21.7
21.8
21.9
21.10
System Programming
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 397
Stack Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 400
Register Banking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 404
Procedure Call Entry and Exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 405
Table Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
Peripheral Control and Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 407
Floating Point Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
Trap/Interrupt Entry and Exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 408
Unseparable Instruction Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . 409
Overriding the DPP Addressing Mechanism . . . . . . . . . . . . . . . . . . . . . 409
Pits, Traps and Mines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 411
22
22.1
22.2
22.3
22.4
22.5
Register Set
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 412
Register Description Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 412
CPU General Purpose Registers (GPRs) . . . . . . . . . . . . . . . . . . . . . . . . 413
Special Function Registers ordered by Address . . . . . . . . . . . . . . . . . . . 415
Special Function Registers ordered by Name . . . . . . . . . . . . . . . . . . . . . 426
Special Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 437
23
Instruction Set Summary
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 438
24
24.1
24.2
24.3
24.4
24.5
24.6
24.7
24.7.1
24.7.2
24.7.3
24.7.4
24.8
24.8.1
AC/DC Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 442
USB Full-speed (12 Mbit/s) Driver Characteristics . . . . . . . . . . . . . . . . . . 444
Failsafe operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
Testing Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
Definition of Internal Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 446
System Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
External Clock Drive XTAL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 449
JTAG Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 450
Asynchronous Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451
Memory Cycle Variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 451