參數資料
| 型號： | AX125-FG324I |
| 廠商： | Microsemi SoC |
| 文件頁數： | 135/262頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA AXCELERATOR 125K 324FBGA |
| 標準包裝： | 84 |
| 系列： | Axcelerator |
| 邏輯元件/單元數： | 1344 |
| RAM 位總計： | 18432 |
| 輸入/輸出數： | 168 |
| 門數： | 125000 |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 324-BGA |
| 供應商設備封裝： | 324-FBGA（19x19） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁
Detailed Specifications
2- 8
R ev isio n 1 8
Timing Model
Hardwired Clock – Using LVTTL 24 mA High Slew Clock I/O
Routed Clock – Using LVTTL 24 mA High Slew Clock I/O
Note:
Worst case timing data for the AX1000, –2 speed grade
Figure 2-1
Worst Case Timing Data
Combinatorial
Cell
Combinatorial
Cell
Combinatorial
Cell
Combinatorial
Cell
DQ
Y
FCO
+
Routed Clock
Register Cell
LVPECL
LVDS
Register Cell
Hardwired or
Routed Clock
Hardwired Clock
I/O Module
(Registered)
I/O Module
(Nonregistered)
I/O Module
(Non- registered)
I/O Module
(Nonregistered)
Y
Buffer
Module
Buffer
Module
Buffer
Module
Carry Chain
I/O
LVTTL
Output Drive
Strength = 4 (24 mA)
High Slew Rate
tHCKH = 3.03 ns
FMAX (external) = 350 MHz
FMAX (internal) = 870 MHz
tSUD = 0.23 ns
tICKLQ = 0.67 ns
tDP = 1.66 ns
tRD2 = 0.53 ns
tDP = 1.80 ns
tHCKL = 3.02 ns
tRCKL = 3.08 ns
tRCO = 0.67 ns
tSUD = 0.23 ns
tRD1 = 0.45 ns
tPD = 0.74 ns
tRCKL = 3.08 ns
FMAX (external) = 350 MHz
FMAX (internal) = 870 MHz
tRCO = 0.67 ns
tSUD = 0.23 ns
tBPFD = 0.12 ns
tPY = 1.13 ns
GTL + 3.3 V
tIOCLKY = 0.67 ns
tSUD = 0.23 ns
tBFPD = 0.12 ns tPD = 0.74 ns tBFPD = 0.12 ns
tPDC = 0.57 ns
tCCY = 0.61 ns
tPY = 2.99 ns
tPY = 2.24 ns
tRD1 = 0.45 ns
tRD2 = 0.53 ns
tRD3 = 0.56 ns
External Setup
= (tDP + tRD2 + tSUD) – tHCKL
= (1.72 + 0.53 + 0.23) – 3.02 = –0.54 ns
Clock-to-Out (Pad-to-Pad)
= tHCKL + tRCO + tRD1 + tPY
= 3.02 + 0.67 + 0.45 + 2.99 = 7.13 ns
External Setup
= (tDP + tRD2 + tSUD) – tRCKH
= (1.72 + 0.53 + 0.23) – 3.13 = –0.65 ns
Clock-to-Out (Pad-to-Pad)
= tRCKH + tRCO + tRD1 + tPY
= 3.13 + 0.67 + 0.45 + 3.03 = 7.24 ns
相關PDF資料 |
PDF描述 |
|---|---|
| AX125-1FG324 | IC FPGA AXCELERATOR 125K 324FBGA |
| 10350-3210-000 | CONN JUNCTION SHELL 50POS STRGT |
| CAT93C56VI-GT3 | IC EEPROM 2KBIT 2MHZ 8SOIC |
| 3357-9225 | BACKSHELL 25 POS |
| AYM31DTBT | CONN EDGECARD 62POS R/A .156 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| AX125-FG896 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX125-FG896B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX125-FG896I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX125-FG896M | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX125-FG896PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。