- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1906 > ATV2500BQL-25KI (Atmel)IC CPLD QTR PW L 25NS CER 44JLCC PDF資料下載
參數(shù)資料
| 型號： | ATV2500BQL-25KI |
| 廠商： | Atmel |
| 文件頁數(shù)： | 3/21頁 |
| 文件大小： | 0K |
| 描述： | IC CPLD QTR PW L 25NS CER 44JLCC |
| 標準包裝： | 27 |
| 系列： | ATV2500B(L) 和 BQ(L) |
| 可編程類型： | UV 可擦除 |
| 最大延遲時間 tpd(1)： | 25.0ns |
| 電壓電源 - 內部： | 4.5 V ~ 5.5 V |
| 宏單元數(shù)： | 24 |
| 輸入/輸出數(shù)： | 24 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-LCC（J 形引線） |
| 供應商設備封裝： | 44-PLCC（16.58x16.58） |
| 包裝： | 管件 |
| 其它名稱： | ATV2500BQL25KI |
ATV2500B(Q)(L)
11
Power-up Reset
The registers in the ATV2500Bs are designed to reset dur-
ing power-up. At a point delayed slightly from VCC crossing
VRST, all registers will be reset to the low state. The output
state will depend on the polarity of the output buffer.
This feature is critical for state as nature of reset and the
uncertainty of how VCC actually rises in the system, the fol-
lowing conditions are required:
1.
The VCC rise must be monotonic,
2.
After reset occurs, all input and feedback setup
times must be met before driving the clock pin or
terms high, and
3.
The clock pin, and any signals from which clock
terms are derived, must remain stable during tPR.
.
Level Forced on
Odd I/O Pin
during
PRELOAD Cycle
Q Select Pin
State
Even/Odd Select
Even Q1 State
after Cycle
Even Q2 State
after Cycle
Odd Q1 State
after Cycle
Odd Q2 State
after Cycle
V
IH/VIL
Low
High/Low
X
VIH/VIL
High
Low
X
High/Low
X
V
IH/VIL
Low
High
X
High/Low
X
V
IH/VIL
High
X
High/Low
Parameter
Description
Typ
Max
Units
t
PR
Power-up Reset Time
600
1000
ns
VRST
Power-up Reset Voltage
3.8
4.5
V
相關PDF資料 |
PDF描述 |
|---|---|
| ATXMEGA256A3B-AU | MCU AVR 256KB FLASH 64TQFP |
| AX2000-2FGG1152I | IC FPGA AXCELERATOR 2M 1152-FBGA |
| B78476A1889A3 | MODULE MAGNETIC LAN 2-PORT SMD |
| B78476A7694A3 | MODULE MAGNETIC LAN 1-PORT SMD |
| B78476A8065A3 | MODULE MAGNETIC LAN 1-PORT SMD |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ATV2500BQL-25PC | 功能描述:CPLD - 復雜可編程邏輯器件 ASICS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATV2500BQL-25PI | 功能描述:CPLD - 復雜可編程邏輯器件 ASICS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATV2500BQL-30DM | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:High-Speed High-Density UV Erasable Programmable Logic Device |
| ATV2500BQL-30DM/883 | 制造商:Atmel Corporation 功能描述:IC CPLD 24 MACRO 30NS 40CDIP 制造商:Atmel Corporation 功能描述:IC CPLD 24MC 30NS 40CDIP |
| ATV2500BQL-30KM | 功能描述:CPLD - 復雜可編程邏輯器件 EPLD, 2500 GATE, QUARTER POWER, w/ "L" FEATURE - 30NS, CRAMIC JLCC, MIL TEMP RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。