- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1906 > ATV2500BQL-25KI (Atmel)IC CPLD QTR PW L 25NS CER 44JLCC PDF資料下載
參數(shù)資料
| 型號： | ATV2500BQL-25KI |
| 廠商： | Atmel |
| 文件頁數(shù)： | 2/21頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC CPLD QTR PW L 25NS CER 44JLCC |
| 標準包裝： | 27 |
| 系列： | ATV2500B(L) 和 BQ(L) |
| 可編程類型： | UV 可擦除 |
| 最大延遲時間 tpd(1)： | 25.0ns |
| 電壓電源 - 內(nèi)部： | 4.5 V ~ 5.5 V |
| 宏單元數(shù)： | 24 |
| 輸入/輸出數(shù)： | 24 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-LCC（J 形引線） |
| 供應商設備封裝： | 44-PLCC（16.58x16.58） |
| 包裝： | 管件 |
| 其它名稱： | ATV2500BQL25KI |
ATV2500B(Q)(L)
10
Input Test Waveforms and
Measurement Levels
Output Test Load
Preload and Observability of Registered Outputs
The ATV2500Bs registers are provided with circuitry to
allow loading of each register asynchronously with either a
high or a low. This feature will simplify testing since any
state can be forced into the registers to control test
sequencing. A V
IH level on the odd I/O pins will force the
appropriate register high; a V
IL will force it low, independent
of the polarity or other configuration bit settings.
The PRELOAD state is entered by placing an 10.25V to
10.75V signal on SMP lead 42. When the preload clock
SMP lead 23 is pulsed high, the data on the I/O pins is
placed into the 12 registers chosen by the Q select and
even/odd select pins.
Register 2 observability mode is entered by placing an
10.25V to 10.75V signal on pin/lead 2. In this mode, the
contents of the buried register bank will appear on the
associated outputs when the OE control signals are active.
AC Characteristics
Symbol
Parameter
-12
-15
-20
-25
-30
Units
Min
Max
Min
Max
Min
Max
Min
Max
Min
Max
tPD1
Input to Non-registered Output
12
15
20
25
30
ns
t
PD2
Feedback to Non-registered
Output
12
15
20
25
30
ns
tPD3
Input to Non-registered Feedback
8
11
15
18
20
ns
t
PD4
Feedback to Non-registered
Feedback
811
15
18
20
ns
tEA1
Input to Output Enable
12
15
20
25
30
ns
t
ER1
Input to Output Disable
12
15
20
25
30
ns
t
EA2
Feedback to Output Enable
12
15
20
25
30
ns
tER2
Feedback to Output Disable
12
15
20
25
30
ns
t
AW
Asynchronous Reset Width
6
8
12
15
18
ns
t
AP
Asynchronous Reset to
Registered Output
15
18
22
28
30
ns
t
APF
Asynchronous Reset to
Registered Feedback
12
15
19
25
30
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ATXMEGA256A3B-AU | MCU AVR 256KB FLASH 64TQFP |
| AX2000-2FGG1152I | IC FPGA AXCELERATOR 2M 1152-FBGA |
| B78476A1889A3 | MODULE MAGNETIC LAN 2-PORT SMD |
| B78476A7694A3 | MODULE MAGNETIC LAN 1-PORT SMD |
| B78476A8065A3 | MODULE MAGNETIC LAN 1-PORT SMD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ATV2500BQL-25PC | 功能描述:CPLD - 復雜可編程邏輯器件 ASICS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATV2500BQL-25PI | 功能描述:CPLD - 復雜可編程邏輯器件 ASICS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATV2500BQL-30DM | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:High-Speed High-Density UV Erasable Programmable Logic Device |
| ATV2500BQL-30DM/883 | 制造商:Atmel Corporation 功能描述:IC CPLD 24 MACRO 30NS 40CDIP 制造商:Atmel Corporation 功能描述:IC CPLD 24MC 30NS 40CDIP |
| ATV2500BQL-30KM | 功能描述:CPLD - 復雜可編程邏輯器件 EPLD, 2500 GATE, QUARTER POWER, w/ "L" FEATURE - 30NS, CRAMIC JLCC, MIL TEMP RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。