- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4359 > APA750-FGG896I (Microsemi SoC)IC FPGA PROASIC+ 750K 896-FBGA PDF資料下載
參數(shù)資料
| 型號： | APA750-FGG896I |
| 廠商： | Microsemi SoC |
| 文件頁數(shù)： | 133/178頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA PROASIC+ 750K 896-FBGA |
| 標準包裝： | 27 |
| 系列： | ProASICPLUS |
| RAM 位總計： | 147456 |
| 輸入/輸出數(shù)： | 562 |
| 門數(shù)： | 750000 |
| 電源電壓： | 2.3 V ~ 2.7 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | -40°C ~ 85°C |
| 封裝/外殼： | 896-BGA |
| 供應(yīng)商設(shè)備封裝： | 896-FBGA（31x31） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁當前第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁
ProASICPLUS Flash Family FPGAs
2- 48
v5.9
Global Input Buffer Delays
Table 2-39 Worst-Case Commercial Conditions
VDDP = 3.0 V, VDD = 2.3 V, TJ = 70°C
Macro Type
Description
Max. tINYH
1
Max. tINYL
2
Units
Std.3
GL33
3.3 V, CMOS Input Levels4, No Pull-up Resistor
1.0
1.1
ns
GL33S
3.3 V, CMOS Input Levels4, No Pull-up Resistor, Schmitt Trigger
1.0
1.1
ns
PECL
PPECL Input Levels
1.0
1.1
ns
Notes:
1. tINYH = Input Pad-to-Y High
2. tINYL = Input Pad-to-Y Low
3. Applies to Military ProASICPLUS devices.
4. LVTTL delays are the same as CMOS delays.
5. For LP Macros, VDDP = 2.3 V for delays.
Table 2-40 Worst-Case Commercial Conditions
VDDP = 2.3 V, VDD = 2.3 V, TJ = 70°C
Macro Type
Description
Max. tINYH
1
Max. tINYL
2
Units
Std.3
GL25LP
2.5 V, CMOS Input Levels4, Low Power
1.1
1.0
ns
GL25LPS
2.5 V, CMOS Input Levels4, Low Power, Schmitt Trigger
1.3
1.0
ns
Notes:
1. tINYH = Input Pad-to-Y High
2. tINYL = Input Pad-to-Y Low
3. Applies to Military ProASICPLUS devices.
4. LVTTL delays are the same as CMOS delays.
5. For LP Macros, VDDP =2.3 V for delays.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ASM43DRSN-S288 | CONN EDGECARD 86POS .156 EXTEND |
| AGM43DRSN-S288 | CONN EDGECARD EXTEND 86POS .156 |
| AYM43DRSH-S288 | CONN EDGECARD 86POS .156 EXTEND |
| ASM43DRSH-S288 | CONN EDGECARD 86POS .156 EXTEND |
| AGM43DRSH-S288 | CONN EDGECARD EXTEND 86POS .156 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| APA750-FGGB | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA750-FGGES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA750-FGGI | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA750-FGGM | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
| APA750-FGGPP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC Flash Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。