- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378319 > AME8500AEETAD21 (AME, Inc.) Dual Negative-Edge-Triggered J-K Flip-Flops with Set and Reset 16-SOIC -55 to 125 PDF資料下載
參數(shù)資料
| 型號： | AME8500AEETAD21 |
| 廠商： | AME, Inc. |
| 英文描述： | Dual Negative-Edge-Triggered J-K Flip-Flops with Set and Reset 16-SOIC -55 to 125 |
| 中文描述： | UProcessor監(jiān)督 |
| 文件頁數(shù)： | 2/14頁 |
| 文件大?。?/td> | 410K |
| 代理商： | AME8500AEETAD21 |
AME, Inc.
2
μ
Processor Supervisory
AME8500 / 8501
n
Block Diagram (contd.)
AME8500AEET
AME8501AEET
1. GND
2. Reset/ResetB
3. V
DD
SOT-23
Top View
1
2
3
AME8500
n
Pin Configuration
SOT-23
Top View
1
2
3
AME8500
SOT-23
Top View
AME8500CEET
AME8501CEET
1. Reset/ResetB
2. V
DD
3. GND
1
2
3
AME8500
AME8500BEET
AME8501BEET
1. Reset/ResetB
2. GND
3. V
DD
AME8500 with Open-Drain RESET
Delay
V
DD
GND
R1
R2
I1
V
REF
N1
RESET
AME8500 with Open-Drain RESET
RESET
Delay
V
DD
GND
R1
R2
I1
V
REF
N1
AME8500AEET
AME8501AEET
1. GND
2. Reset/ResetB
3. V
DD
SOT-23-L
Top View
1
2
3
AME8500
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AME8500AEETAD22 | Dual Negative-Edge-Triggered J-K Flip-Flops with Set and Reset 16-SOIC -55 to 125 |
| AME8500AEETAD23 | Dual Negative-Edge-Triggered J-K Flip-Flops with Set and Reset 16-SOIC -55 to 125 |
| AME8500AEETAD24 | UProcessor Supervisory |
| AME8500AEETAD26 | UProcessor Supervisory |
| AME8500AEETAD27 | UProcessor Supervisory |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AME8500AEETAD22 | 制造商:AME 制造商全稱:Analog Microelectronics 功能描述:UProcessor Supervisory |
| AME8500AEETAD23 | 制造商:AME 制造商全稱:Analog Microelectronics 功能描述:UProcessor Supervisory |
| AME8500AEETAD24 | 制造商:AME 制造商全稱:Analog Microelectronics 功能描述:UProcessor Supervisory |
| AME8500AEETAD26 | 制造商:AME 制造商全稱:Analog Microelectronics 功能描述:UProcessor Supervisory |
| AME8500AEETAD27 | 制造商:AME 制造商全稱:Analog Microelectronics 功能描述:UProcessor Supervisory |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。