- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄10950 > ADV202BBCZ-150 (Analog Devices Inc)IC VIDEO CODEC JPEG2000 144CSBGA PDF資料下載
參數(shù)資料
| 型號： | ADV202BBCZ-150 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 25/40頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC VIDEO CODEC JPEG2000 144CSBGA |
| 標準包裝： | 1 |
| 類型： | JPEG2000 視頻編解碼器 |
| 分辨率（位）： | 16 b |
| 三角積分調(diào)變： | 無 |
| 電壓 - 電源，模擬： | 1.5V，3.3V |
| 電壓 - 電源，數(shù)字： | 1.5V，3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 144-BGA，CSPBGA |
| 供應(yīng)商設(shè)備封裝： | 144-CSPBGA（13x13） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁當前第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁
Data Sheet
ADV202
Rev. D | Page 31 of 40
PLL
The ADV202 uses the PLL_HI and PLL_LO direct registers to
configure the PLL. Any time the PLL_LO register is modified,
the host must wait at least 20 s before reading or writing to any
other register. If this delay is not implemented, erratic behavior
could result.
The PLL can be programmed to have any possible final
multiplier value as long as
JCLK > 50 MHz and < 150 MHz (144-lead version).
JCLK > 50 MHz and < 135 MHz (144-lead version).
JCLK > 50 MHz and < 115 MHz (121-lead version).
HCLK < 108 MHz (144-lead, 150 MHz version).
HCLK < 100 MHz (144-lead, 135 MHz version).
HCLK < 81 MHz (121-lead version).
JCLK ≥ 2 × VCLK for single-component input.
JCLK ≥ 2 × VCLK for YCrCb [4:2:2] input.
In JDATA mode (JDATA), JCLK must be 4 × MCLK or
higher.
For de-interlaced modes, JCLK must be ≥ 4 × MCLK.
The maximum burst frequency for external DMA modes is
≤0.36 JCLK.
For MCLK frequencies greater than 50 MHz, the input
clock divider must be enabled, that is, IPD set to 1.
IPD cannot be enabled for MCLK frequencies below 20 MHz.
To achieve the lowest power consumption, an MCLK frequency
of 27 MHz is recommended for a standard definition CCIR656
input. The PLL circuit is recommended to have a multiplier of 3.
This sets JCLK and HCLK to 81 MHz.
04723-
009
LPF
PHASE
DETECT
VCO
JCLK
HCLK
2
HCLKD
PLLMULT
2
LFB
2
IPD
BYPASS
MCLK
Figure 23. PLL Architecture and Control Functions
Table 21. Recommended PLL Register Settings
IPD
LFB
PLLMULT
HCLKD
HCLK
JCLK
0
N
0
N × MCLK
0
N
1
N × MCLK/2
N × MCLK
0
1
N
0
2 × N × MCLK
0
1
N
1
N × MCLK
2 × N × MCLK
1
0
N
0
N × MCLK/2
1
0
N
1
N × MCLK/4
N × MCLK/2
1
N
0
N × MCLK
1
N
1
N × MCLK/2
N × MCLK
Table 22. Recommended Values for PLL_HI and PLL_LO Registers
Video Standard
CLKIN Frequency on MCLK
PLL_HI
PLL_LO
SMPTE125M or ITU-R.BT656 (NTSC or PAL)
27 MHz
0x0008
0x0004
SMPTE293M (525p)
27 MHz
0x0008
0x0004
ITU-R.BT1358 (625p)
27 MHz
0x0008
0x0004
SMPTE274M (1080i)
74.25 MHz
0x0008
0x0084
HARDWARE BOOT
The boot mode can be configured via hardware using the CFG pins or via software (see the ADV202 User’s Guide). The first boot mode
after power-up is set by the CFG pins. Only Boot Mode 2, Boot Mode 4, and Boot Mode 6, described in Table 23, are available via hardware.
Table 23. Hardware Boot Modes
Boot Mode
Settings
Description
Hardware Boot
Mode 2
CFG[1] tied high,
CFG[2] tied low
No-Boot Host Mode. ADV202 does not boot, but all internal registers and memory are accessible
through normal host I/O operations.
For details, see the ADV202 User’s Guide and the Getting Started with the ADV202 application note.
Hardware Boot
Mode 4
CFG[1] tied low,
CFG[2] tied high
SoC Boot Mode.
Hardware Boot
Mode 6
CFG[1] and CFG[2]
tied high
Reserved.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| JBXFD0G02MCSDSR | CONN PLUG 2POS STR CABLE CRIMP |
| MC9S12XDT256VAG | IC MCU 256K FLASH 144-LQFP |
| JBXFD0G02MCSDSMR | CONN PLUG 2POS STRAIGHT CRIMP |
| AD1939WBSTZ | AUDIO CODEC W/ON CHIP 4ADC 8DAC |
| MCF5253VM140J | IC MCU 2.1MIPS 140MHZ 225MAPBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADV202BBCZ-157 | 制造商:Analog Devices 功能描述: |
| ADV202BBCZRL-115 | 功能描述:IC CODEC VIDEO 115MHZ 121CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADV202BBCZRL-150 | 功能描述:IC CODEC VIDEO 150MHZ 144CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標準包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標準 ADC / DAC (db):81.5 / 88 動態(tài)范圍，標準 ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADV202BCZ-150 | 制造商:Analog Devices 功能描述:JPEG 2000 CODEC CONVERTER, LEAD FREE - Trays |
| ADV202-HD-EB | 制造商:Analog Devices 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。