參數(shù)資料
型號(hào)： ADSP-21161NCCAZ100
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 30/60頁(yè)
文件大?。?/td> 0K
描述： IC DSP CONTROLLER 32BIT 225MBGA
產(chǎn)品培訓(xùn)模塊： SHARC Processor Overview
標(biāo)準(zhǔn)包裝： 1
系列： SHARC®
類(lèi)型： 浮點(diǎn)
接口： 主機(jī)接口，連接端口，串行端口
時(shí)鐘速率： 100MHz
非易失內(nèi)存： 外部
芯片上RAM： 128kB
電壓 - 輸入/輸出： 3.30V
電壓 - 核心： 1.80V
工作溫度： -40°C ~ 105°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 225-BGA，CSPBGA
供應(yīng)商設(shè)備封裝： 225-CSPBGA（17x17）
包裝： 托盤(pán)
其它名稱(chēng)： ADSP21161NCCAZ100
Rev. C
|
Page 36 of 60
|
January 2013
Asynchronous Read/Write — Host to ADSP-21161N
Use these specifications for asynchronous host processor
accesses of an ADSP-21161N, after the host has asserted CS and
HBR (low). After HBG is returned by the ADSP-21161N, the
host can drive the RD and WR pins to access the
ADSP-21161N’s IOP registers. HBR and HBG are assumed low
for this timing. Although the DSP will recognize HBR asserted
before reset, a HBG will not be returned by the DSP until after
reset is deasserted and the DSP completes bus synchronization.
Note
: Host internal memory access is not supported.
Table 22. Read Cycle
Parameter
Min
Max
Unit
Timing Requirements
tSADRDL
Address Setup and CS Low Before RD Low
0
ns
tHADRDH
Address Hold and CS Hold Low After RD
2ns
tWRWH
RD/WR High Width
3.5
ns
tDRDHRDY
RD High Delay After REDY (O/D) Disable
0
ns
tDRDHRDY
RD High Delay After REDY (A/D) Disable
0
ns
Switching Characteristics
tSDATRDY
Data Valid Before REDY Disable from Low
2
ns
tDRDYRDL
REDY (O/D) or (A/D) Low Delay After RD Low
10
ns
tRDYPRD
REDY (O/D) or (A/D) Low Pulsewidth for Read
1.5tCCLK
ns
tHDARWH
Data Disable After RD High
26ns
Table 23. Write Cycle
Parameter
Min
Max
Unit
Timing Requirements
tSCSWRL
CS Low Setup Before WR Low
0
ns
tHCSWRH
CS Low Hold After WR High
0
ns
tSADWRH
Address Setup Before WR High
6
ns
tHADWRH
Address Hold After WR High
2
ns
tWWRL
WR Low Width
tCCLK
ns
tWRWH
RD/WR High Width
3.5
ns
tDWRHRDY
WR High Delay After REDY (O/D) or (A/D) Disable
0
ns
tSDATWH
Data Setup Before WR High
5
ns
tHDATWH
Data Hold After WR High
4
ns
Switching Characteristics
tDRDYWRL
REDY (O/D) or (A/D) Low Delay After WR/CS Low
11
ns
tRDYPWR
REDY (O/D) or (A/D) Low Pulsewidth for Write
12
ns
1 Only when slave write FIFO is full.
相關(guān)PDF資料
PDF描述
VE-B1V-CV-F1 CONVERTER MOD DC/DC 5.8V 150W
THJD107M010RJN CAP TANT 100UF 10V 20% 2917
VI-2NZ-CY-F3 CONVERTER MOD DC/DC 2V 20W
2300973 CONN 37POS D-SUB W/SCREW
1130-681K-RC CHOKE RF HI CURR 680UH 10% RAD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ADSP-21161NKCA-100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類(lèi)型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤(pán)
ADSP-21161NKCA-100Z 制造商:Analog Devices 功能描述:
ADSP-21161NKCAZ100 功能描述:IC DSP CONTROLLER 32BIT 225MBGA RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類(lèi)型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤(pán)
ADSP-21161NYCAZ110 功能描述:IC DSP CONTROLLER 32BIT 225BGA RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號(hào)處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類(lèi)型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時(shí)鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類(lèi)型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤(pán)
ADSP-21261 制造商:AD 制造商全稱(chēng):Analog Devices 功能描述:SHARC Embedded Processor
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*