- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1895 > ADAU1961WBCPZ-R7 (Analog Devices Inc)IC STEREO AUD CODEC LP 32LFCSP PDF資料下載
參數(shù)資料
| 型號： | ADAU1961WBCPZ-R7 |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 50/76頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC STEREO AUD CODEC LP 32LFCSP |
| 標(biāo)準(zhǔn)包裝： | 1,500 |
| 類型： | 音頻編解碼器 |
| 數(shù)據(jù)接口： | I²C，串行，SPI? |
| 分辨率（位）： | 24 b |
| ADC / DAC 數(shù)量： | 2 / 2 |
| 三角積分調(diào)變： | 無 |
| S/N 比，標(biāo)準(zhǔn) ADC / DAC (db)： | 98 / 98 |
| 動態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db)： | 96 / 98 |
| 電壓 - 電源，模擬： | 2.97 V ~ 3.63 V |
| 電壓 - 電源，數(shù)字： | 2.97 V ~ 3.63 V |
| 工作溫度： | -40°C ~ 105°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 32-VFQFN 裸露焊盤，CSP |
| 供應(yīng)商設(shè)備封裝： | 32-LFCSP-EP（5x5） |
| 包裝： | 帶卷 (TR) |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁
ADAU1961
Data Sheet
Rev. A | Page 54 of 76
R14: ALC Control 3, 16,404 (0x4014)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
NGTYP[1:0]
NGEN
NGTHR[4:0]
Table 39. ALC Control 3 Register
R15: Serial Port Control 0, 16,405 (0x4015)
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
DITHEN
Reserved
LRMOD
BPOL
LRPOL
CHPF[1:0]
MS
Table 40. Serial Port Control 0 Register
Bits
Bit Name
Description
7
DITHEN
Dither enable is applicable only for 16-bit data width modes.
0 = disabled (default).
1 = enabled.
5
LRMOD
LRCLK mode sets the LRCLK for either a 50% duty cycle or a pulse. The pulse mode should be at least 1 BCLK wide.
0 = 50% duty cycle (default).
1 = pulse mode.
4
BPOL
BCLK polarity sets the BCLK edge that triggers a change in audio data. This can be set for the falling or rising
edge of the BCLK.
0 = falling edge (default).
1 = rising edge.
3
LRPOL
LRCLK polarity sets the LRCLK edge that triggers the beginning of the left channel audio frame. This can be set
for the falling or rising edge of the LRCLK.
0 = falling edge (default).
1 = rising edge.
[2:1]
CHPF[1:0]
Channels per frame sets the number of channels per LRCLK frame.
Setting
Channels per LRCLK Frame
00
Stereo (default)
01
TDM 4
10
Reserved
11
Reserved
0
MS
Serial data port bus mode. Both LRCLK and BCLK are master of the serial port when set in master mode and are
serial port slave in slave mode.
0 = slave mode (default).
1 = master mode.
Bits
Bit Name
Description
[7:6]
NGTYP[1:0]
Noise gate type. When the input signal falls below the threshold for 250 ms, the noise gate can hold a constant
PGA gain, mute the ADC output, fade the PGA gain to the minimum gain value, or fade then mute.
Setting
Noise Gate
00
Hold PGA constant (default)
01
Mute ADC output (digital mute)
10
Fade to PGA minimum value (analog fade)
11
Fade then mute (analog fade/digital mute)
5
NGEN
Noise gate enable.
0 = disabled (default).
1 = enabled.
[4:0]
NGTHR[4:0]
Noise gate threshold. When the input signal falls below the threshold for 250 ms, the noise gate is activated.
A 1 LSB increase corresponds to a 1.5 dB change. See Table 70 for a complete list of the threshold settings.
Setting
Threshold
00000
76.5 dB (default)
00001
75 dB
…
11110
31.5 dB
11111
30 dB
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ADAU1966WBSTZ | IC DAC 24BIT SPI/I2C 192K 80LQFP |
| ADAV801ASTZ-REEL | IC CODEC AUDIO R-DVD 3.3V 64LQFP |
| ADAV803ASTZ | IC CODEC AUDIO R-DVD 3.3V 64LQFP |
| ADDAC80-CBI-V | IC DAC 12BIT LOW COST 24-CDIP |
| ADG1201BRJZ-R2 | IC SWITCH SPST NO SOT23 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADAU1961WBCPZ-RL | 功能描述:IC STEREO AUD CODEC LP 32LFCSP RoHS:是 類別:集成電路 (IC) >> 接口 - 編解碼器 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 類型:立體聲音頻 數(shù)據(jù)接口:串行 分辨率（位）:18 b ADC / DAC 數(shù)量:2 / 2 三角積分調(diào)變:是 S/N 比，標(biāo)準(zhǔn) ADC / DAC (db):81.5 / 88 動態(tài)范圍，標(biāo)準(zhǔn) ADC / DAC (db):82 / 87.5 電壓 - 電源，模擬:2.6 V ~ 3.3 V 電壓 - 電源，數(shù)字:1.7 V ~ 3.3 V 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:48-WFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:48-TQFN-EP（7x7） 包裝:帶卷 (TR) |
| ADAU1962AWBSTZ | 制造商:Analog Devices 功能描述:AUTOMOTIVE HIGH PERFORMANCE 12 DAC - Trays 制造商:Analog Devices 功能描述:IC DAC 80LQFP 制造商:Analog Devices 功能描述:DAC 24 BITS 48KHZ SPI LQFP 制造商:Analog Devices 功能描述:DAC, 24BIT, 192KSPS, LQFP-80, Resolution (Bits):24bit, Sampling Rate:192kSPS, Input Channel Type:Differential, Single Ended, Supply Voltage Range:3.14V to 3.46V, Digital IC Case Style:LQFP, No. of Pins:80, Data Interface:I2C, SPI |
| ADAU1962AWBSTZ-RL | 功能描述:24 Bit Digital to Analog Converter 12 80-LQFP (14x14) 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 位數(shù):24 數(shù)模轉(zhuǎn)換器數(shù):12 建立時間:- 輸出類型:Voltage - Unbuffered 差分輸出:是 數(shù)據(jù)接口:I2C， SPI 參考類型:內(nèi)部 電壓 - 電源，模擬:3.14 V ~ 3.46 V 電壓 - 電源，數(shù)字:2.25 V ~ 3.46 V INL/DNL（LSB）:- 架構(gòu):三角積分 工作溫度:-40°C ~ 125°C 封裝/外殼:80-LQFP 供應(yīng)商器件封裝:80-LQFP（14x14） 標(biāo)準(zhǔn)包裝:1,000 |
| ADAU1962WBSTZ | 功能描述:24 Bit Digital to Analog Converter 12 80-LQFP (14x14) 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):有效 位數(shù):24 數(shù)模轉(zhuǎn)換器數(shù):12 建立時間:- 輸出類型:Voltage - Unbuffered 差分輸出:是 數(shù)據(jù)接口:I2C， SPI 參考類型:內(nèi)部 電壓 - 電源，模擬:3.14 V ~ 3.46 V 電壓 - 電源，數(shù)字:2.25 V ~ 3.46 V INL/DNL（LSB）:- 架構(gòu):三角積分 工作溫度:-40°C ~ 125°C 封裝/外殼:80-LQFP 供應(yīng)商器件封裝:80-LQFP（14x14） 標(biāo)準(zhǔn)包裝:90 |
| ADAU1962WBSTZRL | 功能描述:24 Bit Digital to Analog Converter 12 80-LQFP (14x14) 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):有效 位數(shù):24 數(shù)模轉(zhuǎn)換器數(shù):12 建立時間:- 輸出類型:Voltage - Unbuffered 差分輸出:是 數(shù)據(jù)接口:I2C， SPI 參考類型:內(nèi)部 電壓 - 電源，模擬:3.14 V ~ 3.46 V 電壓 - 電源，數(shù)字:2.25 V ~ 3.46 V INL/DNL（LSB）:- 架構(gòu):三角積分 工作溫度:-40°C ~ 125°C 封裝/外殼:80-LQFP 供應(yīng)商器件封裝:80-LQFP（14x14） 標(biāo)準(zhǔn)包裝:1,000 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。