參數(shù)資料
型號： AD7980BRMZRL7
廠商： Analog Devices Inc
文件頁數(shù)： 24/28頁
文件大小： 0K
描述： ADC 16BIT 1MSPS LP 10-MSOP
標(biāo)準(zhǔn)包裝： 1,000
系列： PulSAR®
位數(shù)： 16
采樣率（每秒）： 1M
數(shù)據(jù)接口： DSP，MICROWIRE?，QSPI?，串行，SPI?
轉(zhuǎn)換器數(shù)目： 1
功率耗散（最大）： 9mW
電壓電源： 單電源
工作溫度： -40°C ~ 125°C
安裝類型： 表面貼裝
封裝/外殼： 10-TFSOP，10-MSOP（0.118"，3.00mm 寬）
供應(yīng)商設(shè)備封裝： 10-MSOP
包裝： 帶卷 (TR)
輸入數(shù)目和類型： 1 個偽差分，單極
Data Sheet
AD7980
Rev. C | Page 5 of 28
TIMING SPECIFICATIONS
40°C to +125°C, VDD = 2.37 V to 2.63 V, VIO = 3.3 V to 5.5 V, unless otherwise stated. See Figure 2 and Figure 3 for load conditions.
Table 4.
Parameter
Symbol
Min
Typ
Max
Unit
Conversion Time: CNV Rising Edge to Data Available
tCONV
500
710
ns
Acquisition Time
tACQ
290
ns
Time Between Conversions
tCYC
1000
ns
CNV Pulse Width (CS Mode)
tCNVH
10
ns
SCK Period (CS Mode)
tSCK
ns
VIO Above 4.5 V
10.5
ns
VIO Above 3 V
12
ns
VIO Above 2.7 V
13
ns
VIO Above 2.3 V
15
ns
SCK Period (Chain Mode)
tSCK
ns
VIO Above 4.5 V
11.5
ns
VIO Above 3 V
13
ns
VIO Above 2.7 V
14
ns
VIO Above 2.3 V
16
ns
SCK Low Time
tSCKL
4.5
ns
SCK High Time
tSCKH
4.5
ns
SCK Falling Edge to Data Remains Valid
tHSDO
3
ns
SCK Falling Edge to Data Valid Delay
tDSDO
VIO Above 4.5 V
9.5
ns
VIO Above 3 V
11
ns
VIO Above 2.7 V
12
ns
VIO Above 2.3 V
14
ns
CNV or SDI Low to SDO D15 MSB Valid (CS Mode)
tEN
VIO Above 3 V
10
ns
VIO Above 2.3 V
15
ns
CNV or SDI High or Last SCK Falling Edge to SDO High Impedance (CS Mode)
tDIS
20
ns
SDI Valid Setup Time from CNV Rising Edge
tSSDICNV
5
ns
SDI Valid Hold Time from CNV Rising Edge (CS Mode)
tHSDICNV
2
ns
SDI Valid Hold Time from CNV Rising Edge (Chain Mode)
tHSDICNV
0
ns
SCK Valid Setup Time from CNV Rising Edge (Chain Mode)
tSSCKCNV
5
ns
SCK Valid Hold Time from CNV Rising Edge (Chain Mode)
tHSCKCNV
5
ns
SDI Valid Setup Time from SCK Falling Edge (Chain Mode)
tSSDISCK
2
ns
SDI Valid Hold Time from SCK Falling Edge (Chain Mode)
tHSDISCK
3
ns
SDI High to SDO High (Chain Mode with Busy Indicator)
tDSDOSDI
15
ns
500A
IOL
500A
IOH
1.4V
TO SDO
CL
20pF
06513-
002
Figure 2. Load Circuit for Digital Interface Timing
06392-
003
X% VIO1
Y% VIO1
VIH2
VIL2
VIH2
tDELAY
1
FOR VIO ≤ 3.0V, X = 90 AND Y = 10; FOR VIO > 3.0V X = 70, AND Y = 30.
2MINIMUM VIH AND MAXIMUM VIL USED. SEE DIGITAL INPUTS
SPECIFICATIONS IN TABLE 3.
Figure 3. Voltage Levels for Timing
相關(guān)PDF資料
PDF描述
97-3108B-14S-1S CONN PLUG RT ANG 3POS W/SOCKETS
MS3106R24-10P CONN PLUG 7POS STRAIGHT W/PINS
CXS3106A282S CONN PLUG 14POS STRGHT SKT
VE-221-IW-F4 CONVERTER MOD DC/DC 12V 100W
VI-B34-MW-F2 CONVERTER MOD DC/DC 48V 100W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD7980-EP 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit, 1 MSPS PulSAR ADC in MSOP QFN
AD7980SRMZ-EP 制造商:Analog Devices 功能描述:16-BIT, 1 MSPS PULSAR ADC IN MSOP/QFN - Rail/Tube
AD7980SRMZ-EP-RL7 制造商:Rochester Electronics LLC 功能描述: 制造商:Analog Devices 功能描述:ADC 16BIT 1MSPS LP 10-MSOP 制造商:Analog Devices 功能描述:CONVERTER - ADC
AD7982 制造商:AD 制造商全稱:Analog Devices 功能描述:16-Bit Lower Power
AD79821 制造商:AD 制造商全稱:Analog Devices 功能描述:14-Bit, 500 kSPS PulSAR ADC in MSOP
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*