Table 2-5 3.3 V LVTTL and 5 V TTL Electrical Specifications Symbol Parameter Commercial " />
參數(shù)資料
型號(hào)： A54SX32A-1TQ176
廠商： Microsemi SoC
文件頁(yè)數(shù)： 24/108頁(yè)
文件大?。?/td> 0K
描述： IC FPGA SX 48K GATES 176-TQFP
標(biāo)準(zhǔn)包裝： 40
系列： SX-A
LAB/CLB數(shù)： 2880
輸入/輸出數(shù)： 147
門數(shù)： 48000
電源電壓： 2.25 V ~ 5.25 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 70°C
封裝/外殼： 176-LQFP
供應(yīng)商設(shè)備封裝： 176-TQFP（24x24）
SX-A Family FPGAs
2- 2
v5.3
Electrical Specifications
Table 2-5 3.3 V LVTTL and 5 V TTL Electrical Specifications
Symbol
Parameter
Commercial
Industrial
Min.
Max.
Min.
Max.
Units
VOH
VCCI = Minimum
VI = VIH or VIL
(IOH = –1 mA)
0.9 VCCI
V
VCCI = Minimum
VI = VIH or VIL
(IOH = –8 mA)
2.4
V
VOL
VCCI = Minimum
VI = VIH or VIL
(IOL= 1 mA)
0.4
V
VCCI = Minimum
VI = VIH or VIL
(IOL= 12 mA)
0.4
V
VIL
Input Low Voltage
0.8
V
VIH
Input High Voltage
2.0
5.75
2.0
5.75
V
IIL/IIH
Input Leakage Current, VIN = VCCI or GND
–10
10
–10
10
A
IOZ
Tristate Output Leakage Current
–10
10
–10
10
A
tR, tF
Input Transition Time tR, tF
10
ns
CIO
I/O Capacitance
10
pF
ICC
Standby Current
10
20
mA
IV Curve* Can be derived from the IBIS model on the web.
Note: *The IBIS model can be found at http://www.actel.com/download/ibis/default.aspx.
Table 2-6 2.5 V LVCMOS2 Electrical Specifications
Symbol
Parameter
Commercial
Industrial
Min.
Max.
Min.
Max.
Units
VOH
VDD = MIN,
VI = VIH or VIL
(IOH = –100 μA)
2.1
V
VDD = MIN,
VI = VIH or VIL
(IOH = –1 mA)
2.0
V
VDD = MIN,
VI = VIH or VIL
(IOH =–-2 mA)
1.7
V
VOL
VDD = MIN,
VI = VIH or VIL
(IOL= 100 μA)
0.2
V
VDD = MIN,
VI = VIH or VIL
(IOL= 1 mA)
0.4
V
VDD = MIN,
VI = VIH or VIL
(IOL= 2 mA)
0.7
V
VIL
Input Low Voltage, VOUT ≤ VVOL(max)
-0.3
0.7
-0.3
0.7
V
VIH
Input High Voltage, VOUT ≥ VVOH(min)
1.75.751.7
5.75
V
IIL/IIH
Input Leakage Current, VIN = VCCI or GND
–10
10
–10
10
A
IOZ
Tristate Output Leakage Current, VOUT = VCCI or GND
–10
10
–10
10
A
tR, tF
Input Transition Time tR, tF
10
ns
CIO
I/O Capacitance
10
pF
ICC
Standby Current
10
20
mA
IV Curve* Can be derived from the IBIS model on the web.
Note: *The IBIS model can be found at http://www.actel.com/download/ibis/default.aspx.
相關(guān)PDF資料
PDF描述
FMC13DREH-S13 CONN EDGECARD 26POS .100 EXTEND
A54SX32A-TQG176I IC FPGA SX 48K GATES 176-TQFP
A54SX32A-1TQG176 IC FPGA SX 48K GATES 176-TQFP
RCB70DHBR CONN EDGECARD 140PS R/A .050 DIP
FMM22DSEN-S243 CONN EDGECARD 44POS .156 EYELET
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A54SX32A-1TQ176I 功能描述:IC FPGA SX 48K GATES 176-TQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
A54SX32A-1TQ176M 制造商:Microsemi Corporation 功能描述:FPGA SX-A 32K GATES 1800 CELLS 278MHZ 0.25UM/0.22UM 2.5V 176 - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 48K GATES 176TQFP 制造商:Microsemi Corporation 功能描述:IC FPGA 147 I/O 176TQFP
A54SX32A-1TQG100 功能描述:IC FPGA SX 48K GATES 100-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
A54SX32A-1TQG100I 功能描述:IC FPGA SX 48K GATES 100-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）
A54SX32A-1TQG100M 制造商:Microsemi Corporation 功能描述:FPGA SX-A 32K GATES 1800 CELLS 278MHZ 0.25UM/0.22UM 2.5V 100 - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 48K GATES 100TQFP 制造商:Microsemi Corporation 功能描述:IC FPGA 81 I/O 100TQFP
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*