<nobr id="ka9k8"><small id="ka9k8"></small></nobr>
<ins id="ka9k8"></ins>
    • <dl id="ka9k8"></dl>
    • <kbd id="ka9k8"><output id="ka9k8"></output></kbd>
    <small id="ka9k8"></small>
    參數(shù)資料
    型號(hào)： A54SX16A-TQ208M
    廠商： Electronic Theatre Controls, Inc.
    英文描述： LM2470 Monolithic Triple 7.0 ns CRT Driver; Package: TO-220; No of Pins: 9; Container: Rail
    中文描述： 的SX - A系列FPGA的
    文件頁數(shù)： 38/108頁
    文件大?。?/td> 720K
    代理商： A54SX16A-TQ208M
    SX-A Family FPGAs
    2-18
    v5.1
    Timing Characteristics
    Table 2-14
    A54SX08A Timing Characteristics
    (Worst-Case Commercial Conditions, V
    CCA
    = 2.25 V
    ,
    V
    CCI
    = 3.0 V, T
    J
    = 70
    °
    C)
    Parameter
    Description
    –2 Speed
    –1 Speed
    Std. Speed
    –F Speed
    Units
    Min. Max. Min. Max.
    Min.
    Max.
    Min. Max.
    C-Cell Propagation Delays
    1
    t
    PD
    Predicted Routing Delays
    2
    Internal Array Module
    0.9
    1.1
    1.2
    1.7
    ns
    t
    DC
    FO = 1 Routing Delay, Direct Connect
    0.1
    0.1
    0.1
    0.1
    ns
    t
    FC
    FO = 1 Routing Delay, Fast Connect
    0.3
    0.3
    0.4
    0.6
    ns
    t
    RD1
    FO = 1 Routing Delay
    0.3
    0.4
    0.5
    0.6
    ns
    t
    RD2
    FO = 2 Routing Delay
    0.5
    0.5
    0.6
    0.8
    ns
    t
    RD3
    FO = 3 Routing Delay
    0.6
    0.7
    0.8
    1.1
    ns
    t
    RD4
    FO = 4 Routing Delay
    0.8
    0.9
    1
    1.4
    ns
    t
    RD8
    FO = 8 Routing Delay
    1.4
    1.5
    1.8
    2.5
    ns
    t
    RD12
    FO = 12 Routing Delay
    2
    2.2
    2.6
    3.6
    ns
    R-Cell Timing
    t
    RCO
    Sequential Clock-to-Q
    0.7
    0.8
    0.9
    1.3
    ns
    t
    CLR
    Asynchronous Clear-to-Q
    0.6
    0.6
    0.8
    1.0
    ns
    t
    PRESET
    Asynchronous Preset-to-Q
    0.7
    0.7
    0.9
    1.2
    ns
    t
    SUD
    Flip-Flop Data Input Set-Up
    0.7
    0.8
    0.9
    1.2
    ns
    t
    HD
    Flip-Flop Data Input Hold
    0.0
    0.0
    0.0
    0.0
    ns
    t
    WASYN
    Asynchronous Pulse Width
    1.4
    1.5
    1.8
    2.5
    ns
    t
    RECASYN
    Asynchronous Recovery Time
    0.4
    0.4
    0.5
    0.7
    ns
    t
    HASYN
    Asynchronous Hold Time
    0.3
    0.3
    0.4
    0.6
    ns
    t
    MPW
    Clock Pulse Width
    1.6
    1.8
    2.1
    2.9
    ns
    Input Module Propagation Delays
    t
    INYH
    Input Data Pad to Y High 2.5 V LVCMOS
    0.8
    0.9
    1.0
    1.4
    ns
    t
    INYL
    Input Data Pad to Y Low 2.5 V LVCMOS
    1.0
    1.2
    1.4
    1.9
    ns
    t
    INYH
    Input Data Pad to Y High 3.3 V PCI
    0.6
    0.6
    0.7
    1.0
    ns
    t
    INYL
    Input Data Pad to Y Low 3.3 V PCI
    0.7
    0.8
    0.9
    1.3
    ns
    t
    INYH
    Input Data Pad to Y High 3.3 V LVTTL
    0.7
    0.7
    0.9
    1.2
    ns
    t
    INYL
    Input Data Pad to Y Low 3.3 V LVTTL
    1.0
    1.1
    1.3
    1.8
    ns
    Notes:
    1. For dual-module macros, use t
    PD
    + t
    RD1
    + t
    PDn
    , t
    RCO
    + t
    RD1
    + t
    PDn
    , or t
    PD1
    + t
    RD1
    + t
    SUD
    , whichever is appropriate.
    2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
    performance. Post-route timing analysis or simulation is required to determine actual performance.
    相關(guān)PDF資料
    PDF描述
    A54SX32A-BG208A LM2586 SIMPLE SWITCHER&reg; 3A Flyback Regulator with Shutdown; Package: TO-263; No of Pins: 7; Qty per Container: 45; Container: Rail
    A54SX32A-BG208B LM2586 SIMPLE SWITCHER&reg; 3A Flyback Regulator with Shutdown; Package: TO-263; No of Pins: 7; Qty per Container: 500; Container: Reel
    A54SX32A-BG208I LM2586 SIMPLE SWITCHER&reg; 3A Flyback Regulator with Shutdown; Package: TO-263; No of Pins: 7; Qty per Container: 500; Container: Reel
    A54SX32A-BG208M LM2586 SIMPLE SWITCHER&reg; 3A Flyback Regulator with Shutdown; Package: TO-263; No of Pins: 7; Qty per Container: 500; Container: Reel
    A54SX32A-CQ208 LM2586 SIMPLE SWITCHER&reg; 3A Flyback Regulator with Shutdown; Package: TO-263; No of Pins: 7; Qty per Container: 500; Container: Reel
    相關(guān)代理商/技術(shù)參數(shù)
    參數(shù)描述
    A54SX16A-TQG100 功能描述:IC FPGA 180I/O 100TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:24 系列:ECP2 LAB/CLB數(shù):1500 邏輯元件/單元數(shù):12000 RAM 位總計(jì):226304 輸入/輸出數(shù):131 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28）
    A54SX16A-TQG100A 功能描述:IC FPGA SX 24K GATES 100-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
    A54SX16A-TQG100I 功能描述:IC FPGA SX 24K GATES 100-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
    A54SX16A-TQG100M 制造商:Microsemi Corporation 功能描述:FPGA SX-A Family 16K Gates 924 Cells 227MHz 0.25um Technology 2.5V 100-Pin TQFP 制造商:Microsemi Corporation 功能描述:FPGA SX-A 16K GATES 924 CELLS 227MHZ 0.25UM/0.22UM 2.5V 100T - Trays
    A54SX16A-TQG144 功能描述:IC FPGA 180I/O 144TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:24 系列:ECP2 LAB/CLB數(shù):1500 邏輯元件/單元數(shù):12000 RAM 位總計(jì):226304 輸入/輸出數(shù):131 門數(shù):- 電源電壓:1.14 V ~ 1.26 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28）
    發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

    采購需求

    (若只采購一條型號(hào)，填寫一行即可)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

    發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

    *型號(hào) *數(shù)量 廠商 批號(hào) 封裝
    添加更多采購

    我的聯(lián)系方式

    *
    *
    *