- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄352480 > A42MX16-3PQ100 (Electronic Theatre Controls, Inc.) 40MX and 42MX FPGA Families PDF資料下載
參數(shù)資料
| 型號： | A42MX16-3PQ100 |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 40MX and 42MX FPGA Families |
| 中文描述： | 40MX和42MX FPGA系列 |
| 文件頁數(shù)： | 113/120頁 |
| 文件大小： | 854K |
| 代理商： | A42MX16-3PQ100 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁當前第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁
92
4958B–AUTO–11/10
Atmel ATA6285/ATA6286 [Preliminary]
Bit 1 - T2CIM: Timer2 Compare Interrupt Mask Bit
Writing this bit to one enables an interrupt on the T2COF Flag. A Timer2 compare interrupt
(T2COM) will be generated only if the T2CIM bit is written to one, the Global Interrupt Flag in
SREG is written to one and the T2COF bit in T2IFR is set.
Bit 0 - T2OIM: Timer2 Overflow Interrupt Mask Bit
Writing this bit to one enables an interrupt on the T2OFF Flag. A Timer2 overflow interrupt
(T2OVF) will be generated only if the T2OIM bit is written to one, the Global Interrupt Flag in
SREG is written to one and the T2OFF bit in T2IFR is set.
3.13.5.14
Timer2 Mode Register A – T2MRA
Bits 7 to 6 – T2TP1..0: Timer 2 ToP Select Bits 1 to 0
The T2TP1 and T2TP0 bits select the fixed TOP compare value of theTimer2, shown in Table
Bit5 - T2CNC: Timer2 input Capture Noise Canceler Bit
Setting this bit (one) activates the Input Capture Noise Canceler. When the noise canceler is
activated, the input from the Input Capture pin (T2ICP, CLK
T1) is filtered. The filter function
requires four successive equal valued samples of the T2ICP pin for changing its output. The
Input Capture is therefore delayed by four counter clock (CL2) cycles when the noise canceler is
enabled.
Bits 4 to 3 – T2CE1..0: Timer2 Capture Edge Select Bits 1 to 0
The T2CE1 and T2CE0 bits select the edge from the capture input signal (T2ICP, CLK
T1) of
theTimer2, shown in Table 3-39.
Bit
765
432
10
T2TP1
T2TP0
T2CNC
T2CE1
T2CE0
T2CS2
T2CS1
T2CS0
T2MRA
Read/Write
R/W
Initial Value
000
00
Table 3-38.
Timer2 TOP Select Bit Description
T2TP1
T2TP0
Fixed TOP Value
0
Disable fixed value
0
1
0x00FF
1
0
0x01FF
1
0x03FF
Table 3-39.
Timer2 Capture Edge Select Bit Description
T2CE1
T2CE0
Input Capture Edge Signal (T2ICP) of Timer2
0
Disable edge detect
0
1
Rising edge
1
0
Falling edge
1
Both edge
相關PDF資料 |
PDF描述 |
|---|---|
| A42MX24-3PQ100 | 40MX and 42MX FPGA Families |
| A42MX36-3PQ100 | 40MX and 42MX FPGA Families |
| A42MX02-3PQ100A | 40MX and 42MX FPGA Families |
| A42MX04-3PQ100A | 40MX and 42MX FPGA Families |
| A42MX02-2CQ100 | 40MX and 42MX FPGA Families |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-3PQ100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3PQ100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3PQ100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-3PQ100I | 功能描述:IC FPGA MX SGL CHIP 24K 100-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27） |
| A42MX16-3PQ100M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復。