- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362018 > A40MX04-2PL44I Field Programmable Gate Array (FPGA) PDF資料下載
參數(shù)資料
| 型號： | A40MX04-2PL44I |
| 英文描述： | Field Programmable Gate Array (FPGA) |
| 中文描述： | 現(xiàn)場可編程門陣列（FPGA） |
| 文件頁數(shù)： | 74/116頁 |
| 文件大?。?/td> | 3110K |
| 代理商： | A40MX04-2PL44I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁當前第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
40MX and 42MX FPGA Families
74
v5.0
A42MX36 Timing Characteristics (Nominal 5.0V Operation)
(continued)
(Worst-Case Military Conditions, V
CC
= 4.5V, T
J
= 125
°
C)
‘–
2
’
Speed
‘–
1
’
Speed
‘
Std
’
Speed
‘–
F
’
Speed
Parameter
Description
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Units
Input Module Propagation Delays
t
INPY
Input Data Pad-to-Y
1.1
1.3
1.5
2.1
ns
t
INGO
Input Latch Gate-to-Output
1.6
1.8
2.1
2.9
ns
t
INH
Input Latch Hold
0.0
0.0
0.0
0.0
ns
t
INSU
Input Latch Set-Up
0.5
0.6
0.7
1.0
ns
t
ILA
Input Module Predicted Routing Delays
1
Latch Active Pulse Width
5.2
5.9
6.9
9.7
ns
t
IRD1
FO=1 Routing Delay
2.2
2.5
2.9
4.1
ns
t
IRD2
FO=2 Routing Delay
2.6
2.9
3.4
4.8
ns
t
IRD3
FO=3 Routing Delay
2.9
3.3
3.9
5.5
ns
t
IRD4
FO=4 Routing Delay
3.3
3.8
4.4
6.2
ns
t
IRD8
FO=8 Routing Delay
4.8
5.5
6.4
9.0
ns
Global Clock Network
t
CKH
Input LOW to HIGH
FO=32
FO=635
3.0
3.3
3.4
3.8
4.0
4.4
5.6
6.2
ns
ns
t
CKL
Input HIGH to LOW
FO=32
FO=635
4.2
5.4
4.8
6.1
5.6
7.2
7.8
10.1
ns
ns
t
PWH
Minimum Pulse Width HIGH
FO=32
FO=635
2.0
2.2
2.2
2.5
2.6
2.9
3.7
4.1
ns
ns
t
PWL
Minimum Pulse Width LOW
FO=32
FO=635
2.0
2.2
2.2
2.5
2.6
2.9
3.7
4.1
ns
ns
t
CKSW
Maximum Skew
FO=32
FO=635
0.8
0.8
0.9
0.9
1.0
1.0
1.4
1.4
ns
ns
t
SUEXT
Input Latch External Set-Up
FO=32
FO=635
0.0
0.0
0.0
0.0
0.0
0.0
0.0
0.0
ns
ns
t
HEXT
Input Latch External Hold
FO=32
FO=635
3.2
3.7
3.6
4.2
4.2
4.9
5.9
6.9
ns
ns
t
P
Minimum Period (1/f
MAX
)
FO=32
FO=635
6.1
6.6
6.6
7.2
7.6
8.3
12.7
13.8
ns
ns
f
HMAX
Maximum Datapath Frequency
FO=32
FO=635
164
151
151
139
131
121
79
73
MHz
MHz
Note:
1.
Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
performance. Post-route timing analysis or simulation is required to determine actual performance.
相關PDF資料 |
PDF描述 |
|---|---|
| A40MX04-2PL44M | Field Programmable Gate Array (FPGA) |
| A40MX04-2PL68 | Field Programmable Gate Array (FPGA) |
| A40MX04-2PL68I | Field Programmable Gate Array (FPGA) |
| A40MX04-2PL68M | Field Programmable Gate Array (FPGA) |
| A40MX04-2PL84 | Field Programmable Gate Array (FPGA) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| A40MX04-2PL44M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A40MX04-2PL68 | 功能描述:IC FPGA MX SGL CHIP 6K 68-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17） |
| A40MX04-2PL68I | 功能描述:IC FPGA MX SGL CHIP 6K 68-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17） |
| A40MX04-2PL68M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A40MX04-2PL84 | 功能描述:IC FPGA MX SGL CHIP 6K 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標準包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計:36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17） |
發(fā)布緊急采購，3分鐘左右您將得到回復。