參數資料
| 型號： | A3PE600-1FGG484 |
| 廠商： | Microsemi SoC |
| 文件頁數： | 75/162頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 600000 GATES 484-FBGA |
| 標準包裝： | 40 |
| 系列： | ProASIC3E |
| RAM 位總計： | 110592 |
| 輸入/輸出數： | 270 |
| 門數： | 600000 |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 484-BGA |
| 供應商設備封裝： | 484-FPBGA（23x23） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁當前第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁
ProASIC3E Flash Family FPGAs
II
Revision 13
I/Os Per Package1
ProASIC3E Device Status
ProASIC3E Devices
A3PE600
A3PE1500 3
A3PE3000 3
Cortex-M1 Devices 2
M1A3PE1500
M1A3PE3000
Package
I/O Types
Sin
g
le
-E
nd
ed
I/
O
1
Differen
tial
I/
O
Pai
rs
Sin
g
le
-E
nd
ed
I/
O
1
Differen
tial
I/
O
Pai
rs
Sin
g
le
-E
nd
ed
I/
O
1
Differen
tial
I/
O
Pai
rs
PQ208
147
65
147
65
147
65
FG256
165
79
––––
FG324
––––
221
110
FG484
270
135
280
139
341
168
FG676
–
444
222
–
FG896
––––
620
310
Notes:
1. When considering migrating your design to a lower- or higher-density device, refer to the ProASIC3E FPGA Fabric User’s
Guide to ensure compliance with design and board migration requirements.
2. Each used differential I/O pair reduces the number of single-ended I/Os available by two.
3. For A3PE1500 and A3PE3000 devices, the usage of certain I/O standards is limited as follows:
– SSTL3(I) and (II): up to 40 I/Os per north or south bank
– LVPECL / GTL+ 3.3 V / GTL 3.3 V: up to 48 I/Os per north or south bank
– SSTL2(I) and (II) / GTL+ 2.5 V/ GTL 2.5 V: up to 72 I/Os per north or south bank
4. FG256 and FG484 are footprint-compatible packages.
5. When using voltage-referenced I/O standards, one I/O pin should be assigned as a voltage-referenced pin (VREF) per
minibank (group of I/Os).
6. "G" indicates RoHS-compliant packages. Refer to the "ProASIC3E Ordering Information" on page III for the location of the "G"
in the part number.
Table 1-2 ProASIC3E FPGAs Package Sizes Dimensions
Package
PQ208
FG256
FG324
FG484
FG676
FG896
Length × Width (mm\mm)
28 × 28
17 × 17
19 × 19
23 × 23
27 × 27
31 × 31
Nominal Area (mm2)
784
289
361
529
729
961
Pitch (mm)
0.5
1.0
Height (mm)
3.40
1.60
1.63
2.23
ProASIC3E Devices
Status
M1 ProASIC3E Devices
Status
A3PE600
Production
A3PE1500
Production
M1A3PE1500
Production
A3PE3000
Production
M1A3PE3000
Production
相關PDF資料 |
PDF描述 |
|---|---|
| A3PE600-1FG484 | IC FPGA 600000 GATES 484-FBGA |
| GSC36DTES | CONN EDGECARD 72POS .100 EYELET |
| EP4CE30F29C6 | IC CYCLONE IV FPGA 30K 780FBGA |
| A3P600-FG256I | IC FPGA 1KB FLASH 600K 256-FBGA |
| A3P600-FGG256I | IC FPGA 1KB FLASH 600K 256-FBGA |
相關代理商/技術參數 |
參數描述 |
|---|---|
| A3PE600-1FGG484I | 功能描述:IC FPGA 600000 GATES 484-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:ProASIC3E 標準包裝:40 系列:SX-A LAB/CLB數:6036 邏輯元件/單元數:- RAM 位總計:- 輸入/輸出數:360 門數:108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27） |
| A3PE600-1FGG896 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| A3PE600-1FGG896ES | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| A3PE600-1FGG896I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
| A3PE600-1FGG896PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3E Flash Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復。