參數(shù)資料
型號： A3P125-VQ100II
元件分類： FPGA
英文描述： FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100
封裝： 14 X 14 MM, 1 MM HEIGHT, 0.50 MM PITCH, VQFP-100
文件頁數(shù)： 33/49頁
文件大?。?/td> 5893K
代理商： A3P125-VQ100II
ProASIC3 DC and Switching Characteristics
v1.3
2 - 77
Timing Characteristics
Figure 2-26 Timing Model and Waveforms
PRE
CLR
Out
CLK
Data
EN
tSUE
50%
tSUD
tHD
50%
tCLKQ
0
tHE
tRECPRE
tREMPRE
tRECCLR
tREMCLR
tWCLR
tWPRE
tPRE2Q
tCLR2Q
tCKMPWHtCKMPWL
50%
Table 2-97 Register Delays
Commercial-Case Conditions: TJ = 70°C, Worst-Case VCC = 1.425 V
Parameter
Description
–2
–1
Std.
–F
Units
tCLKQ
Clock-to-Q of the Core Register
0.55 0.63 0.74 0.89
ns
tSUD
Data Setup Time for the Core Register
0.43 0.49 0.57 0.69
ns
tHD
Data Hold Time for the Core Register
0.00 0.00 0.00 0.00
ns
tSUE
Enable Setup Time for the Core Register
0.45 0.52 0.61 0.73
ns
tHE
Enable Hold Time for the Core Register
0.00 0.00 0.00 0.00
ns
tCLR2Q
Asynchronous Clear-to-Q of the Core Register
0.40 0.45 0.53 0.64
ns
tPRE2Q
Asynchronous Preset-to-Q of the Core Register
0.40 0.45 0.53 0.64
ns
tREMCLR
Asynchronous Clear Removal Time for the Core Register
0.00 0.00 0.00 0.00
ns
tRECCLR
Asynchronous Clear Recovery Time for the Core Register
0.22 0.25 0.30 0.36
ns
tREMPRE
Asynchronous Preset Removal Time for the Core Register
0.00 0.00 0.00 0.00
ns
tRECPRE
Asynchronous Preset Recovery Time for the Core Register
0.22 0.25 0.30 0.36
ns
tWCLR
Asynchronous Clear Minimum Pulse Width for the Core Register
0.22 0.25 0.30 0.36
ns
tWPRE
Asynchronous Preset Minimum Pulse Width for the Core Register
0.22 0.25 0.30 0.36
ns
tCKMPWH
Clock Minimum Pulse Width HIGH for the Core Register
0.32 0.37 0.43 0.52
ns
tCKMPWL
Clock Minimum Pulse Width LOW for the Core Register
0.36 0.41 0.48 0.57
ns
Note: For specific junction temperature and voltage supply levels, refer to Table 2-6 on page 2-6 for derating
values.
相關(guān)PDF資料
PDF描述
A3P125-VQG100II FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PQFP100
A42MX36-3PQG208B FPGA, 2438 CLBS, 36000 GATES, PQFP208
A3P030-FQN132 FPGA, 768 CLBS, 30000 GATES, 350 MHz, BCC132
A3P030-FVQ100 FPGA, 768 CLBS, 30000 GATES, 350 MHz, PQFP100
A3P125-FFG144 FPGA, 3072 CLBS, 125000 GATES, 350 MHz, PBGA144
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A3P125-VQ100T 功能描述:IC FPGA 1KB FLASH 125K 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ProASIC3 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計:- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應(yīng)商設(shè)備封裝:289-CSP（14x14）
A3P125-VQ144 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs
A3P125-VQ144ES 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs
A3P125-VQ144I 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs
A3P125-VQ144PP 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:ProASIC3 Flash Family FPGAs
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*