A3 21 00 DX Ti m i n g Ch ar ac te r i st i c s (continued) (Wors" />
參數(shù)資料
型號： A10V20B-PL68C
廠商： Microsemi SoC
文件頁數(shù)： 47/98頁
文件大小： 0K
描述： IC FPGA 2K GATES 68-PLCC COM
標準包裝： 19
系列： ACT™ 1
LAB/CLB數(shù)： 547
輸入/輸出數(shù)： 57
門數(shù)： 2000
電源電壓： 2.7 V ~ 3.6 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 70°C
封裝/外殼： 68-LCC（J 形引線）
供應商設備封裝： 68-PLCC（24.23x24.23）
51
Hi R e l F P GA s
A3 21 00 DX Ti m i n g Ch ar ac te r i st i c s (continued)
(Wors t-C ase Mi litary Conditions , V CC = 4.5V, TJ = 125°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
TTL Output Module Timing1
tDLH
Data to Pad High
5.1
6.8
ns
tDHL
Data to Pad Low
6.3
8.3
ns
tENZH
Enable Pad Z to High
6.6
8.8
ns
tENZL
Enable Pad Z to Low
7.1
9.4
ns
tENHZ
Enable Pad High to Z
11.5
15.3
ns
tENLZ
Enable Pad Low to Z
11.5
15.3
ns
tGLH
G to Pad High
11.5
15.3
ns
tGHL
G to Pad Low
12.4
16.6
ns
tLSU
I/O Latch Output Setup
0.4
0.5
ns
tLH
I/O Latch Output Hold
0.0
ns
tLCO
I/O Latch Clock-Out (Pad-to-Pad) 32 I/O
11.5
15.4
ns
tACO
Array Latch Clock-Out (Pad-to-Pad) 32 I/O
16.3
21.7
ns
dTLH
Capacitive Loading, Low to High
0.04
0.06
ns/pF
dTHL
Capacitive Loading, High to Low
0.06
0.08
ns/pF
tWDO
Hard-Wired Wide Decode Output
0.05
0.07
ns
CMOS Output Module Timing1
tDLH
Data to Pad High
6.3
8.3
ns
tDHL
Data to Pad Low
5.1
6.8
ns
tENZH
Enable Pad Z to High
6.6
8.8
ns
tENZL
Enable Pad Z to Low
7.1
9.4
ns
tENHZ
Enable Pad High to Z
11.5
15.3
ns
tENLZ
Enable Pad Low to Z
11.5
15.3
ns
tGLH
G to Pad High
11.5
15.3
ns
tGHL
G to Pad Low
12.4
16.6
ns
tLSU
I/O Latch Setup
0.4
0.5
ns
tLH
I/O Latch Hold
0.0
ns
tLCO
I/O Latch Clock-Out (Pad-to-Pad) 32 I/O
13.7
18.2
ns
tACO
Array Latch Clock-Out (Pad-to-Pad) 32 I/O
19.2
25.6
ns
dTLH
Capacitive Loading, Low to High
0.06
0.08
ns/pF
dTHL
Capacitive Loading, High to Low
0.05
0.07
ns/pF
tWDO
Hard-Wired Wide Decode Output
0.05
0.07
ns
Notes:
1.
Delays based on 35 pF loading.
2.
SSO information can be found in the Simultaneously Switching Output Limits for Actel FPGAs application note at
http://www.actel.com/appnotes.
相關PDF資料
PDF描述
A1020B-1PLG68C IC FPGA 2K GATES 68-PLCC COM
749193-2 CONN 50POS AMPLMT BACKSHL STYL A
ASC44DRES-S93 CONN EDGECARD 88POS .100 EYELET
A42MX16-1PQG208 IC FPGA MX SGL CHIP 24K 208-PQFP
A42MX16-1PQ208 IC FPGA MX SGL CHIP 24K 208-PQFP
相關代理商/技術參數(shù)
參數(shù)描述
A10V20B-PL84C 功能描述:IC FPGA 2K GATES 84-PLCC COM RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
A10V20B-PLG68C 功能描述:IC FPGA 2K GATES 68-PLCC COM RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
A10V20B-PLG84C 功能描述:IC FPGA 2K GATES 84-PLCC COM RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
A10V20B-VQ80C 功能描述:IC FPGA 2K GATES 80-VQFP COM RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
A10V20B-VQG80C 功能描述:IC FPGA 2K GATES 80-VQFP COM RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:ACT™ 1 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*