A3 22 00 DX Ti m i n g Ch ar ac te r i st i c s (continued) (Wor " />
參數(shù)資料
型號: A1020B-VQG80I
廠商: Microsemi SoC
文件頁數(shù): 49/98頁
文件大?。?/td> 0K
描述: IC FPGA 2K GATES 80-VQFP IND
標準包裝: 90
系列: ACT™ 1
LAB/CLB數(shù): 547
輸入/輸出數(shù): 69
門數(shù): 2000
電源電壓: 4.5 V ~ 5.5 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 85°C
封裝/外殼: 80-TQFP
供應商設備封裝: 80-VQFP(14x14)
53
Hi R e l F P GA s
A3 22 00 DX Ti m i n g Ch ar ac te r i st i c s (continued)
(Wor s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
‘–1’ Speed
‘Std’ Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
Synchronous SRAM Operations
tRC
Read Cycle Time
8.8
11.8
ns
tWC
Write Cycle Time
8.8
11.8
ns
tRCKHL
Clock High/Low Time
4.4
5.9
ns
tRCO
Data Valid After Clock High/Low
4.4
5.9
ns
tADSU
Address/Data Setup Time
2.1
2.8
ns
tADH
Address/Data Hold Time
0.0
ns
tRENSU
Read Enable Setup
0.8
1.1
ns
tRENH
Read Enable Hold
4.4
5.9
ns
tWENSU
Write Enable Setup
3.5
4.7
ns
tWENH
Write Enable Hold
0.0
ns
tBENS
Block Enable Setup
3.6
4.8
ns
tBENH
Block Enable Hold
0.0
ns
Asynchronous SRAM Operations
tRPD
Asynchronous Access Time
10.6
14.1
ns
tRDADV
Read Address Valid
11.5
15.3
ns
tADSU
Address/Data Setup Time
2.1
2.8
ns
tADH
Address/Data Hold Time
0.0
ns
tRENSUA
Read Enable Setup to Address Valid
0.8
1.1
ns
tRENHA
Read Enable Hold
4.4
5.9
ns
tWENSU
Write Enable Setup
3.5
4.7
ns
tWENH
Write Enable Hold
0.0
ns
tDOH
Data Out Hold Time
1.6
2.1
ns
相關PDF資料
PDF描述
A1020B-VQ80I IC FPGA 2K GATES 80-VQFP IND
A54SX16P-2VQG100I IC FPGA SX 24K GATES 100-VQFP
10350-32J0-000 JUNCTION SHELL 50POS BIEGE
10380-3280-000-1 JUNCTION SHELL PLASTIC 80POS
APA450-FGG144 IC FPGA PROASIC+ 450K 144-FBGA
相關代理商/技術參數(shù)
參數(shù)描述
A1020-CQ84B 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
A1020-CQ84C 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
A1020-CQ84I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
A1020-CQ84M 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)
A1020-JQ44B 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA)