(W or s t - C as e M i l i t a r y Cond i t i o n s , V 
    •         


    
    



    

    
  
    
    
    
    
  
    
  
  

    





 
 




 
 


    

    
    


    參數(shù)資料
    

    


    


    
型號(hào)：
A1010B-VQ80C

    

    
廠(chǎng)商：
Microsemi SoC

    

    
文件頁(yè)數(shù)：
27/98頁(yè)

    

    
文件大?。?/td>
0K

    

    
描述：
IC FPGA 1200 GATES 80-VQFP COM

    

    
標(biāo)準(zhǔn)包裝：
90

    

    
系列：
ACT™ 1

    

    
LAB/CLB數(shù)：
295
    		

    

    
輸入/輸出數(shù)：
57
    		

    

    
門(mén)數(shù)：
1200
    		

    

    
電源電壓：
4.5 V ~ 5.5 V
    		

    

    
安裝類(lèi)型：
表面貼裝
    		

    

    
工作溫度：
0°C ~ 70°C
    		

    

    
封裝/外殼：
80-TQFP
    		

    

    
供應(yīng)商設(shè)備封裝：
80-VQFP（14x14）
    		

    

    

    

	
    
    
    

    
    
	
    33
    Hi R e l F P GA s
    A1 28 0XL Ti m i ng Cha r act e r i s t i cs
    (W or s t - C as e M i l i t a r y Cond i t i o n s , V CC = 4.5 V, TJ = 1 25°C)
    ‘–1’ Speed
    ‘Std’ Speed
    Parameter
    Description
    Min.
    Max.
    Min.
    Max.
    Units
    Logic Module Propagation Delays1
    tPD1
    Single Module
    3.7
    4.3
    ns
    tCO
    Sequential Clk to Q
    3.7
    4.3
    ns
    tGO
    Latch G to Q
    3.7
    4.3
    ns
    tRS
    Flip-Flop (Latch) Reset to Q
    3.7
    4.3
    ns
    Logic Module Predicted Routing Delays2
    tRD1
    FO=1 Routing Delay
    1.7
    2.1
    ns
    tRD2
    FO=2 Routing Delay
    2.5
    3.0
    ns
    tRD3
    FO=3 Routing Delay
    3.1
    3.6
    ns
    tRD4
    FO=4 Routing Delay
    3.7
    4.3
    ns
    tRD8
    FO=8 Routing Delay
    7.0
    8.3
    ns
    Logic Module Sequential Timing3, 4
    tSUD
    Flip-Flop (Latch) Data Input Setup
    0.4
    0.5
    ns
    tHD
    Flip-Flop (Latch) Data Input Hold
    0.0
    ns
    tSUENA
    Flip-Flop (Latch) Enable Setup
    1.1
    1.2
    ns
    tHENA
    Flip-Flop (Latch) Enable Hold
    0.0
    ns
    tWCLKA
    Flip-Flop (Latch) Clock Active Pulse
    Width
    5.3
    6.1
    ns
    tWASYN
    Flip-Flop (Latch) Asynchronous Pulse
    Width
    5.3
    6.1
    ns
    tA
    Flip-Flop Clock Input Period
    10.7
    12.3
    ns
    tINH
    Input Buffer Latch Hold
    0.0
    ns
    tINSU
    Input Buffer Latch Setup
    0.4
    ns
    tOUTH
    Output Buffer Latch Hold
    0.0
    ns
    tOUTSU
    Output Buffer Latch Setup
    0.4
    ns
    fMAX
    Flip-Flop (Latch) Clock Frequency
    90
    75
    MHz
    Notes:
    1.
    For dual-module macros, use tPD1 + tRD1 + tPDn , tCO + tRD1 + tPDn , or tPD1 + tRD1 + tSUD , whichever is appropriate.
    2.
    Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating device
    performance. Post-route timing analysis or simulation is required to determine actual worst-case performance. Post-route timing is
    based on actual routing delay measurements performed on the device prior to shipment.
    3.
    Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules can be obtained
    from the DirectTime Analyzer utility.
    4.
    Setup and hold timing parameters for the input buffer latch are defined with respect to the PAD and the D input. External setup/hold
    timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an external PAD signal to the G input
    subtracts (adds) to the internal setup (hold) time.
    
    
    
    
    
    


    


    

    相關(guān)PDF資料
    		

    PDF描述
    		

    
    

    
A1010B-VQG80C
IC FPGA 1200 GATES 80-VQFP COM

    

    
M1AGL1000V5-FGG484
IC FPGA 1KB FLASH 1M 484-FBGA

    

    
M1AGL1000V5-FG484
IC FPGA 1KB FLASH 1M 484-FBGA

    

    
AGL1000V5-FG484
IC FPGA 1KB FLASH 1M 484FBGA

    

    
AFS600-FGG484
IC FPGA 4MB FLASH 600K 484FBGA

    

    

    

    


    


    

    相關(guān)代理商/技術(shù)參數(shù)
    		

    參數(shù)描述
    		

    
    

    
A1010BVQ80I
 制造商:Microsemi SOC Products Group 功能描述:1010BVQ80I

    

    
A1010B-VQ80I
功能描述:IC FPGA 1200 GATES 80-VQFP IND RoHS:否 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:ACT™ 1 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門(mén)數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）

    

    
A1010B-VQG80C
功能描述:IC FPGA 1200 GATES 80-VQFP COM RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:ACT™ 1 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門(mén)數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）

    

    
A1010B-VQG80I
功能描述:IC FPGA 1200 GATES 80-VQFP IND RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:ACT™ 1 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門(mén)數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27）

    

    
A1010J1AQE2
 制造商:Switchcraft 功能描述:TOGGLE SWITCH

    

    
    
    
    
	
    	
    
    
     
     
    發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。
    
 
     
    

   	  
    
     

    
                    			    				      
    
                
    
                  
    
                    
                    
    
                      
    
                      
                      
    采購(gòu)需求
      (若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                       
                        
    
                                
                                
    
                                    *型號(hào)
                                    *數(shù)量
                                    廠(chǎng)商
                                    批號(hào)
                                    封裝
                                  
    
                                    
                                
                                
    
                                    
                                        
    
                                            
                                            
                                        
    
                                        		
                                     
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                  
    
                                  
                                   
                                    
                            
    
                             
                             
							                            
    
                          添加更多采購(gòu)
    
                      
    
                      
                      
    
                      
                      
    我的聯(lián)系方式
    
                     
                     
                       
    
                                
                                
                                
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                        
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *