- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378216 > 82452NX (INTEL CORP) Intel 450NX PCIset PDF資料下載
參數(shù)資料
| 型號(hào)： | 82452NX |
| 廠商： | INTEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | Intel 450NX PCIset |
| 中文描述： | SPECIALTY MICROPROCESSOR CIRCUIT, PBGA324 |
| 封裝： | BGA-324 |
| 文件頁數(shù)： | 6/248頁 |
| 文件大?。?/td> | 2154K |
| 代理商： | 82452NX |
第1頁第2頁第3頁第4頁第5頁當(dāng)前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁
-iv-
Intel 450NX PCIset
CONTENTS
6.1.4
6.1.5
Card to Card (C2C) Interleaving .................................................................................................... 6-5
Memory Initialization ...................................................................................................................... 6-6
Chapter 7
Transaction Summary ......................................................................................................................... 7-1
7.1
Host To/From Memory Transactions ........................................................................................................... 7-1
7.1.1
Reads and Writes .......................................................................................................................... 7-1
7.1.2
Cache Coherency Cycles .............................................................................................................. 7-1
7.1.3
Interrupt Acknowledge Cycles ....................................................................................................... 7-1
7.1.4
Locked Cycles ............................................................................................................................... 7-1
7.1.5
Branch Trace Cycles ..................................................................................................................... 7-2
7.1.6
Special Cycles ............................................................................................................................... 7-2
7.1.7
System Management Mode Accesses .......................................................................................... 7-3
7.1.8
Third-Party Intervention ................................................................................................................. 7-3
7.2
Outbound Transactions ................................................................................................................................ 7-4
7.2.1
Supported Outbound Accesses ..................................................................................................... 7-4
7.2.2
Outbound Locked Transactions ..................................................................................................... 7-4
7.2.3
Outbound Write Combining ........................................................................................................... 7-4
7.2.4
Third-Party Intervention on Outbounds ......................................................................................... 7-4
7.3
Inbound Transactions .................................................................................................................................. 7-5
7.3.1
Inbound LOCKs ............................................................................................................................. 7-5
7.3.2
South Bridge Accesses ................................................................................................................. 7-5
7.4
Configuration Accesses ............................................................................................................................... 7-6
Chapter 8
Arbitration, Buffers & Concurrency ................................................................................................... 8-1
8.1
PCI Arbitration Scheme ............................................................................................................................... 8-1
8.2
Host Arbitration Scheme .............................................................................................................................. 8-1
8.2.1
Third Party Arbitration .................................................................................................................... 8-2
8.3
South Bridge Support ................................................................................................................................... 8-2
8.3.1
I/O Bridge Configuration Example. ................................................................................................ 8-2
8.3.2
PHOLD#/PHLDA# Protocol ........................................................................................................... 8-3
8.3.3
WSC# Protocol .............................................................................................................................. 8-3
Chapter 9
Data Integrity & Error Handling .......................................................................................................... 9-1
9.1
DRAM Integrity ............................................................................................................................................. 9-1
9.1.1
ECC Generation ............................................................................................................................ 9-1
9.1.2
ECC Checking and Correction ...................................................................................................... 9-1
9.1.3
ECC Error Reporting ..................................................................................................................... 9-1
9.1.4
Memory Scrubbing ........................................................................................................................ 9-2
9.1.5
Debug/Diagnostic Support ............................................................................................................. 9-2
9.2
System Bus Integrity .................................................................................................................................... 9-2
9.2.1
System Bus Control & Data Integrity ............................................................................................. 9-3
9.3
PCI Integrity ................................................................................................................................................. 9-3
9.4
Expander Bus .............................................................................................................................................. 9-3
Chapter 10
System Initialization .......................................................................................................................... 10-1
10.1
Post Reset Initialization .............................................................................................................................. 10-1
10.1.1
Reset Configuration Using CVDR/CVCR .................................................................................... 10-1
10.1.1.1
Configuration Protocol ................................................................................................ 10-1
10.1.1.2
Special Considerations for Third-Party Agents .......................................................... 10-2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 82453NX | Intel 450NX PCIset |
| 82454NX | Intel 450NX PCIset |
| 824 | 2 X 2 4-Pole Filters |
| 82503 | DUAL SERIAL TRANSCEIVER (DST) |
| 82541ER | 82541ER Gigabit Ethernet Controller |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 82453 85 | 制造商:Honeywell Sensing and Control 功能描述:Meter, Hour, 3 Screw, 10-80 VDC, 1/4 in Blade Terminals, Sealed 制造商:Honeywell Sensing and Control / Hobbs 功能描述:Meter, Hour, 3 Screw, 10-80 VDC, 1/4 in Blade Terminals, Sealed |
| 82453-85 | 功能描述:模擬面板表 ANALOG PANEL MOUNT 10-80VDC Operating RoHS:否 制造商:Simpson Electric Company 設(shè)備類型:AC Current Meter 范圍:0 - 5 大小:4.88 in |
| 824540101 | 功能描述:TVS DIODE 10VWM 17VC DO214AB 制造商:wurth electronics inc 系列:WE-TVSP 包裝:剪切帶（CT） 零件狀態(tài):有效 類型:齊納 單向通道:1 雙向通道:- 電壓 - 反向關(guān)態(tài)（典型值）:10V（最大） 電壓 - 擊穿（最小值）:11.7V（標(biāo)準(zhǔn)） 電壓 - 箝位（最大值）@ Ipp:17V 電流 - 峰值脈沖（10/1000μs）:88.3A 功率 - 峰值脈沖:1500W（1.5kW） 電源線路保護(hù):無 應(yīng)用:通用 不同頻率時(shí)的電容:- 工作溫度:-65°C ~ 150°C（TJ） 安裝類型:表面貼裝 封裝/外殼:DO-214AB，SMC 供應(yīng)商器件封裝:DO-214AB 標(biāo)準(zhǔn)包裝:1 |
| 824540102 | 功能描述:TVS DIODE 100VWM 162VC DO214AB 制造商:wurth electronics inc 系列:WE-TVSP 包裝:剪切帶（CT） 零件狀態(tài):有效 類型:齊納 單向通道:1 雙向通道:- 電壓 - 反向關(guān)態(tài)（典型值）:100V（最大） 電壓 - 擊穿（最小值）:117V（標(biāo)準(zhǔn)） 電壓 - 箝位（最大值）@ Ipp:162V 電流 - 峰值脈沖（10/1000μs）:9.3A 功率 - 峰值脈沖:1500W（1.5kW） 電源線路保護(hù):無 應(yīng)用:通用 不同頻率時(shí)的電容:- 工作溫度:-65°C ~ 150°C（TJ） 安裝類型:表面貼裝 封裝/外殼:DO-214AB，SMC 供應(yīng)商器件封裝:DO-214AB 標(biāo)準(zhǔn)包裝:1 |
| 824540111 | 功能描述:TVS DIODE 11VWM 18.2VC DO214AB 制造商:wurth electronics inc 系列:WE-TVSP 包裝:剪切帶（CT） 零件狀態(tài):有效 類型:齊納 單向通道:1 雙向通道:- 電壓 - 反向關(guān)態(tài)（典型值）:11V（最大） 電壓 - 擊穿（最小值）:12.85V（標(biāo)準(zhǔn)） 電壓 - 箝位（最大值）@ Ipp:18.2V 電流 - 峰值脈沖（10/1000μs）:82.5A 功率 - 峰值脈沖:1500W（1.5kW） 電源線路保護(hù):無 應(yīng)用:通用 不同頻率時(shí)的電容:- 工作溫度:-65°C ~ 150°C（TJ） 安裝類型:表面貼裝 封裝/外殼:DO-214AB，SMC 供應(yīng)商器件封裝:DO-214AB 標(biāo)準(zhǔn)包裝:1 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。