參數(shù)資料
型號： 79RC32V332-100DHI
英文描述： 8-pin, 1.5KB Flash Program, 64B Flash Data, 8MHz Internal Oscillator, -40C to +125C, 8-MSOP, TUBE
中文描述： 微處理器| 32位| QFP封裝| 208PIN |塑料
文件頁數(shù)： 401/654頁
文件大?。?/td> 6963K
代理商： 79RC32V332-100DHI
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁當(dāng)前第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁第535頁第536頁第537頁第538頁第539頁第540頁第541頁第542頁第543頁第544頁第545頁第546頁第547頁第548頁第549頁第550頁第551頁第552頁第553頁第554頁第555頁第556頁第557頁第558頁第559頁第560頁第561頁第562頁第563頁第564頁第565頁第566頁第567頁第568頁第569頁第570頁第571頁第572頁第573頁第574頁第575頁第576頁第577頁第578頁第579頁第580頁第581頁第582頁第583頁第584頁第585頁第586頁第587頁第588頁第589頁第590頁第591頁第592頁第593頁第594頁第595頁第596頁第597頁第598頁第599頁第600頁第601頁第602頁第603頁第604頁第605頁第606頁第607頁第608頁第609頁第610頁第611頁第612頁第613頁第614頁第615頁第616頁第617頁第618頁第619頁第620頁第621頁第622頁第623頁第624頁第625頁第626頁第627頁第628頁第629頁第630頁第631頁第632頁第633頁第634頁第635頁第636頁第637頁第638頁第639頁第640頁第641頁第642頁第643頁第644頁第645頁第646頁第647頁第648頁第649頁第650頁第651頁第652頁第653頁第654頁
IDT I2C Bus Interface
I2C Bus Master Interface
79RC32438 User Reference Manual
15 - 7
November 4, 2002
Notes
interface sets the lost arbitration (LA) and the done (D)
2
bits in the
I2CMS register and tri-states the SCL and
SDA signals.
2
The master interface does not automatically re-execute commands for which arbitration is
lost; it is the responsibility of the
2
software driver to notice that the LA bit is set and re-execute the
command.
2
Arbitration may be lost while executing the WD and WDACK commands when the 8-bit data
quantity is driven on the bus, or during transmission of acknowledgment status.
2
For the RD and RDACK
commands, arbitration may only be lost during transmission of acknowledgment status.
2
Arbitration is lost
during the acknowledgment status phase of a command when the I
2
C bus master reports not acknowledge
(that is, a logic high) while another I
2
C bus master reports an acknowledge (that is, a logic low).
At the
completion of each RD, RDACK, WD, and WDACK command, the status of the acknowledgment
is reported in the no acknowledge (NA) bit of the I2CMS register.
2
The error (ERR) bit in the I2CMS register
is set whenever an unexpected I
2
C bus start or stop condition is detected during execution of a command
by the I
2
C bus master interface. When this occurs, the master interface immediately sets the D and ERR
bits in the I2CMS register, and tri-states both the SCL and SDA signals.
2
Example I
2
C Bus Transactions
This section illustrates how the I
2
C bus master interface commands shown in Table 15.3 may be
composed by the CPU to generate complete I
2
C bus transactions. Table 15.3 shows abbreviations used by
figures in this section.
.2
2
Figure 15.7 shows a master transmitter transaction to a slave with a 7-bit slave address.
2
At the comple-
tion of the previous transaction issued by the master interface,
2
or immediately following the enabling of the
master interface, a NOP command was issued.
2
This caused the master interface to tri-state the SCL and
SDA signals.
2
To begin a transaction, the CPU writes the START command to the I2CMCMD register. This
causes the I
2
C bus master interface to wait for any transaction in progress by an alternate bus master to
complete, and for a start condition to be driven on the I
2
C bus. Once the start condition has been gener-
ated, the command stops causing the
2
D bit in the I2CMS register to be set and stops causing the master
interface to suspend the I
2
C bus by holding the SCL signal low until the next command is written to the
I2CMCMD register.
2
Abbreviation
Explanation
S
Start condition
SLA7
7-bit slave address
SLA10
8-bits of 10-bit slave address
R
Read bit (high on SDA)
W
Write bit (low on SDA)
A
Acknowledge bit (low on SDA)
A
Not acknowledge bit (high on SDA)
Data
8-bit data byte
P
Stop condition
Table 15.3 I
2
C Bus Data Transfer Abbreviations
相關(guān)PDF資料
PDF描述
79RC32V332-133DH 8-pin, 1.5KB Flash Program, 64B Flash Data, 8MHz Internal Oscillator, -40C to +125C, 8-SOIC 150mil, TUBE
79RC32V332-133DHI 8-pin, 1.5KB Flash Program, 64B Flash Data, 8MHz Internal Oscillator, -40C to +85C, 8-MSOP, TUBE
79RC32V333-100DH Microprocessor
79RC32V333-100DHI 8-Pin, 1.5KB Flash Program, 64B Flash Data, 8MHz Internal Oscillator, -40C to +85C, 8-DFN, T/R
79RC32V333-133DH 8-pin, 1.5KB Flash Program, 64B Flash Data, 8MHz Internal Oscillator, -40C to +85C, 8-SOIC 150mil, T/R
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
79RC32V332-133DH 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROPROCESSOR|32-BIT|QFP|208PIN|PLASTIC
79RC32V332-133DHGI 制造商:Integrated Device Technology Inc 功能描述:208 QFP - Bulk
79RC32V332-133DHI 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROPROCESSOR|32-BIT|QFP|208PIN|PLASTIC
79RC32V332-133DP 制造商:Integrated Device Technology Inc 功能描述:MPU RC32300 RISC 32-Bit 133MHz 3.3V 208-Pin PQFP 制造商:Integrated Device Technology Inc 功能描述:79RC32V332-133DP - Bulk
79RC32V332-133DPI 制造商:Integrated Device Technology Inc 功能描述:MPU RC32300 RISC 32-Bit 133MHz 3.3V 208-Pin PQFP
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*