參數(shù)資料
型號： 74LVT543
廠商： NXP Semiconductors N.V.
英文描述： Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-SOIC -40 to 85
中文描述： 3.3V的八路雙鎖存器，使三態(tài)
文件頁數(shù)： 7/12頁
文件大?。?/td> 103K
代理商： 74LVT543
Philips Semiconductors
Product specification
74LVT543
3.3V Octal latched transceiver with dual enable
(3-State)
1998 Feb 19
7
ééé
ééé
ééééééééé
ééééééééé
ééééééééé
t
(H)
t
(L)
An,
Bn
LEAB, LEBA,
EAB, EBA
t
(H)
t
(L)
t
w
(L)
1.5V
1.5V
1.5V
0V
2.7V
2.7V
0V
NOTE:
The shaded areas indicate when the input is permitted
to change for predictable output performance.
SV00114
Waveform 3. Data Setup and Hold Times And Latch Enable
Pulse Width
OEAB, OEBA,
EAB, EBA
t
PZH
t
PHZ
0V
V
OH
–0.3V
An, Bn
1.5V
1.5V
1.5V
0V
2.7V
V
OH
SV00115
Waveform 4. 3-State Output Enable Time to High Level
and Output Disable Time from High Level
t
PZL
t
PLZ
V
OL
+0.3V
OEAB, OEBA,
EAB, EBA
An, Bn
1.5V
1.5V
1.5V
2.7V
0V
3.0V
V
OL
SV00116
Waveform 5. 3-State Output Enable Time to Low Level
and Output Disable Time from Low Level
TEST CIRCUIT AND WAVEFORM
V
M
V
M
t
W
AMP (V)
NEGATIVE
PULSE
10%
10%
90%
90%
0V
V
M
V
M
t
W
AMP (V)
POSITIVE
PULSE
90%
90%
10%
10%
0V
t
THL
(t
F
)
t
TLH
(t
R
)
t
THL
(t
F
)
t
TLH
(t
R
)
V
= 1.5V
Input Pulse Definition
DEFINITIONS
R
L
=
Load resistor; see AC CHARACTERISTICS for value.
C
L
=
Load capacitance includes jig and probe capacitance;
see AC CHARACTERISTICS for value.
R
T
=
Termination resistance should be equal to Z
OUT
of
pulse generators.
INPUT PULSE REQUIREMENTS
FAMILY
74LVT
PULSE
GENERATOR
V
IN
D.U.T.
V
OUT
C
L
V
CC
R
L
Test Circuit for 3-State Outputs
6.0V
R
T
R
L
SV00092
Open
GND
SWITCH POSITION
TEST
SWITCH
t
PLH
/t
PHL
t
PLZ
/t
PZL
t
PHZ
/t
PZH
Open
6V
GND
Amplitude
Rep. Rate
t
W
t
R
t
F
2.7V
10MHz
500ns
2.5ns
2.5ns
相關(guān)PDF資料
PDF描述
74LVT543PWDH Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-SOIC -40 to 85
74LVT573 Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-PDIP -40 to 85
74LVT573PWDH Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-TSSOP -40 to 85
74LVT573 Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVT573MSA Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-SO -40 to 85
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LVT543D 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED XCVR 3-S RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543D,112 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543D,118 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543DB 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED XCVR 3-S RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543DB,112 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*