參數(shù)資料
型號(hào)： 74LVT543
廠商： NXP Semiconductors N.V.
英文描述： Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-SOIC -40 to 85
中文描述： 3.3V的八路雙鎖存器，使三態(tài)
文件頁數(shù)： 3/12頁
文件大?。?/td> 103K
代理商： 74LVT543
Philips Semiconductors
Product specification
74LVT543
3.3V Octal latched transceiver with dual enable
(3-State)
1998 Feb 19
3
LOGIC SYMBOL (IEEE/IEC)
14
11
13
1
23
2
3
22
4
21
5
20
6
19
7
18
8
17
10
15
9
16
1EN3
G1
IC5
ZEN4 (AB)
GZ.
ZC6
V3
5D
6D
2V
SV00028
LOGIC DIAGRAM
D
LE
Q
D
LE
Q
DETAIL A
22
B0
21 B1
20 B2
19 B3
18 B4
17 B5
16 B6
15 B7
4
5
6
7
8
9
10
A1
A2
A3
A4
A5
A6
A7
DETAIL A X 7
13
OEAB
11
EAB
14
LEAB
2
OEBA
23
EBA
1
LEBA
3
A0
SV00029
PIN DESCRIPTION
PIN NUMBER
SYMBOL
FUNCTION
14, 1
LEAB / LEBA
A to B / B to A Latch Enable input (active-Low)
11, 23
EAB / EBA
A to B / B to A Enable input (active-Low)
13, 2
OEAB / OEBA
A to B / B to A Output Enable input (active-Low)
3, 4, 5, 6, 7, 8, 9, 10
A0 – A7
Port A, 3-State outputs
22, 21, 20, 19, 18, 17, 16, 15
B0 – B7
Port B, 3-State outputs
12
GND
Ground (0V)
24
V
CC
Positive supply voltage
FUNCTION TABLE
INPUTS
OUTPUTS
STATUS
OEXX
EXX
LEXX
An or Bn
Bn or An
H
X
X
X
Z
Disabled
X
H
X
X
Z
Disabled
L
L
↑
↑
L
L
L
L
h
l
Z
Z
Disabled + Latch
L
L
↑
↑
h
l
H
L
Latch + Display
L
L
L
L
L
L
H
L
H
L
Transparent
L
L
H
X
NC
Hold
H =
h
High voltage level
High voltage level one set-up time prior to the Low-to-High
transition of LEXX or EXX (XX = AB or BA)
Low voltage level
Low voltage level one set-up time prior to the Low-to-High
transition of LEXX or EXX (XX = AB or BA)
=
L
l
=
=
X =
↑
=
NC=
Z =
Don’t care
Low-to-High transition of LEXX or EXX (XX = AB or BA)
No change
High impedance or “off” state
相關(guān)PDF資料
PDF描述
74LVT543PWDH Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-SOIC -40 to 85
74LVT573 Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-PDIP -40 to 85
74LVT573PWDH Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-TSSOP -40 to 85
74LVT573 Low Voltage Octal Transparent Latch with 3-STATE Outputs
74LVT573MSA Octal Edge-Triggered D-Type Flip-Flops With 3-State Outputs 20-SO -40 to 85
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LVT543D 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED XCVR 3-S RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時(shí)間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543D,112 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時(shí)間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543D,118 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時(shí)間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543DB 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED XCVR 3-S RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時(shí)間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
74LVT543DB,112 功能描述:總線收發(fā)器 3.3V OCTAL LATCHED RoHS:否 制造商:Fairchild Semiconductor 邏輯類型:CMOS 邏輯系列:74VCX 每芯片的通道數(shù)量:16 輸入電平:CMOS 輸出電平:CMOS 輸出類型:3-State 高電平輸出電流:- 24 mA 低電平輸出電流:24 mA 傳播延遲時(shí)間:6.2 ns 電源電壓-最大:2.7 V, 3.6 V 電源電壓-最小:1.65 V, 2.3 V 最大工作溫度:+ 85 C 封裝 / 箱體:TSSOP-48 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*