參數(shù)資料
型號： 74LVT00PWDH
廠商： NXP SEMICONDUCTORS
元件分類： 通用總線功能
英文描述： 3.3V Quad 2-input NAND gate
中文描述： LVT SERIES, QUAD 2-INPUT NAND GATE, PDSO14
封裝： PLASTIC, SOT-402, TSSOP-14
文件頁數(shù)： 6/10頁
文件大?。?/td> 81K
代理商： 74LVT00PWDH
Philips Semiconductors
Product specification
74LVT00
3.3V Quad 2-input NAND gate
1996 Aug 15
6
SO14:
plastic small outline package; 14 leads; body width 3.9 mm
SOT108-1
相關(guān)PDF資料
PDF描述
74LVT02 3.3V Quad 2-input NOR gate
74LVT02PWDH 3.3V Quad 2-input NOR gate
74LVT04 3.3V Hex inverter
74LVT04PWDH 3.3V Hex inverter
74LVT08PWDH 3.3V Quad 2-input AND gate
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
74LVT00PW-T 功能描述:邏輯門 3.3V QUAD 2-INPUT NAND GATE RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
74LVT02D 功能描述:邏輯門 3.3V QUAD 2-INPUT NOR GATE RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
74LVT02D,112 功能描述:邏輯門 3.3V QUAD 2-INPUT RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
74LVT02D,118 功能描述:邏輯門 3.3V QUAD 2-INPUT RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
74LVT02DB 功能描述:邏輯門 3.3V QUAD 2-INPUT NOR GATE RoHS:否 制造商:Texas Instruments 產(chǎn)品:OR 邏輯系列:LVC 柵極數(shù)量:2 線路數(shù)量（輸入/輸出）:2 / 1 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 傳播延遲時間:3.8 ns 電源電壓-最大:5.5 V 電源電壓-最小:1.65 V 最大工作溫度:+ 125 C 安裝風格:SMD/SMT 封裝 / 箱體:DCU-8 封裝:Reel
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*