Table of Contents
MC68HC908MR16/MC68HC908MR32
—
Rev. 5.0
Advance Information
MOTOROLA
Table of Contents
9
Section 6. Central Processor Unit (CPU)
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .71
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
6.1
6.2
6.3
6.4
6.4.1
6.4.2
6.4.3
6.4.4
6.4.5
6.5
CPU Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
Accumulator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
Index Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .73
Stack Pointer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
Program Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .75
Condition Code Register . . . . . . . . . . . . . . . . . . . . . . . . . . .75
Arithmetic/Logic Unit (ALU) . . . . . . . . . . . . . . . . . . . . . . . . . . .77
6.6
6.6.1
6.6.2
6.7
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .77
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
Stop Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .78
CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . .78
6.8
6.9
Instruction Set Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . .79
Opcode Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
Section 7. System Integration Module (SIM)
Contents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
7.1
7.2
7.3
7.3.1
7.3.2
7.3.3
7.4
7.4.1
7.4.2
7.4.2.1
7.4.2.2
7.4.2.3
7.4.2.4
7.4.2.5
7.4.2.6
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .90
SIM Bus Clock Control and Generation . . . . . . . . . . . . . . . . . .92
Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
Clock Startup from POR or LVI Reset . . . . . . . . . . . . . . . . .93
Clocks in Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
Reset and System Initialization. . . . . . . . . . . . . . . . . . . . . . . . .93
External Pin Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94
Active Resets from Internal Sources . . . . . . . . . . . . . . . . . .95
Power-On Reset (POR) . . . . . . . . . . . . . . . . . . . . . . . . . .96
Computer Operating Properly (COP) Reset. . . . . . . . . . .97
Illegal Opcode Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
Illegal Address Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . .97
Forced Monitor Mode Entry Reset (MENRST). . . . . . . . .98
Low-Voltage Inhibit (LVI) Reset . . . . . . . . . . . . . . . . . . . .98