Table of Contents
élanSC520 Microcontroller User’s Manual
vii
CHAPTER 5
CLOCK GENERATION AND CONTROL
5.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-1
5.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-2
5.3 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-3
5.3.1
Clock Pin Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4
5.3.2
Selecting a Crystal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-4
5.3.2.1
R
unning the élanSC520 Microcontroller
at 33.333 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5.3.3
Bypassing Internal Oscillators . . . . . . . . . . . . . . . . . . . . . . . . . . .5-5
5.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-6
5.5 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5.5.1
Internal Clocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5.5.1.1
CPU . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5.5.1.2
PCI Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5.5.1.3
SDRAM Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5.5.1.4
ROM/Flash Interface . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5.5.1.5
GP Bus. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-7
5.5.1.6
GP-DMA Controller . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.5.1.7
Programmable Interval Timer. . . . . . . . . . . . . . . . . . . . .5-8
5.5.1.8
General-Purpose Timers . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.5.1.9
Software Timer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.5.1.10 Watchdog Timer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.5.1.11 Real-Time Clock . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.5.1.12 UART Serial Ports . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-8
5.5.1.13 Synchronous Serial Interface. . . . . . . . . . . . . . . . . . . . .5-8
5.5.2
Using the CLKTIMER[CLKTEST] Pin . . . . . . . . . . . . . . . . . . . . . .5-9
5.6 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .5-9
5-1
CHAPTER 6
RESET GENERATION
6.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1
6.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-1
6.3 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-2
6.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
6.5 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-3
6.5.1
System Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-4
6.5.2
System Reset with SDRAM Retention . . . . . . . . . . . . . . . . . . . . .6-6
6.5.3
Soft CPU Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-7
6.5.4
GP Bus Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-7
6.5.5
PCI Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-7
6.5.6
RTC Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-7
6.5.7
Determining Reset Sources . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-8
6.5.8
CPU A20 Gate Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-8
6.5.9
Clocking Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-8
6.5.10 Software Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-8
6.5.11 Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-9
6.6 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .6-9
6-1