Table of Contents
xvi
élanSC520 Microcontroller User’s Manual
CHAPTER 23
PROGRAMMABLE INPUT/OUTPUT
23.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-1
23.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-1
23.3 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-2
23.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-4
23.5 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-4
23.5.1 Configuration Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-5
23.5.1.1 PIO Pins and Simple Input. . . . . . . . . . . . . . . . . . . . . .23-5
23.5.1.2 PIO Pins and Simple Output . . . . . . . . . . . . . . . . . . . .23-5
23.5.2 Software Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-5
23.6 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23-6
23-1
CHAPTER 24
SYSTEM TEST AND DEBUGGING
24.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-1
24.2 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-1
24.2.1 Loading . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-2
24.3 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-2
24.4 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-3
24.4.1 System Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-3
24.4.1.1 Pin Functions in System Test Mode. . . . . . . . . . . . . . .24-3
24.4.1.2 Using the System Test Mode Interface . . . . . . . . . . . .24-4
24.4.1.3 SDRAM Write Cycle in System Test Mode . . . . . . . . .24-4
24.4.1.4 SDRAM Read Cycle in System Test Mode . . . . . . . . .24-5
24.4.1.5 Tracing Transactions on the ROM Interface. . . . . . . . .24-5
24.4.1.6 Tracing Transactions on the GP Bus Interface. . . . . . .24-6
24.4.2 Write Buffer Test Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-7
24.4.2.1 Using the Write Buffer Test Mode Interface . . . . . . . . .24-7
24.4.2.2 SDRAM Write Cycle in Write Buffer Test Mode . . . . . .24-8
24.4.2.3 SDRAM Read Cycle in Write Buffer Test Mode. . . . . .24-8
24.4.3 Other Debugging Features . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-10
24.4.3.1 Nonconcurrent Arbitration Mode . . . . . . . . . . . . . . . .24-10
24.4.3.2 Echoing Integrated Peripheral Accesses
on the GP Bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-10
24.4.3.3 Summary of Additional System Debugging Features. 24-10
24.4.4 Software Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-11
24.4.5 Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-11
24.5 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .24-12
24-1
CHAPTER 25
BOUNDARY SCAN TEST INTERFACE
25.1 Overview. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-1
25.2 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-1
25.3 System Design . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-2
25.3.1 JTAG Pin Strapping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-2
25.4 Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-2
25.5 Operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-2
25.5.1 Instruction Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-3
25.5.1.1 Implemented Instructions. . . . . . . . . . . . . . . . . . . . . . .25-3
25.5.2 Configuration Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-5
25.5.2.1 Instruction Path . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-5
25.5.2.2 Bypass Path. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-5
25.5.2.3 Main Data Scan Path. . . . . . . . . . . . . . . . . . . . . . . . . .25-5
25.5.2.4 Serial Debug Port Data Register . . . . . . . . . . . . . . . .25-14
25.5.2.5 Device Identification Register . . . . . . . . . . . . . . . . . .25-14
25.5.3 Test Access Port (TAP) Controller . . . . . . . . . . . . . . . . . . . . . .25-15
25.5.3.1 TAP Controller States. . . . . . . . . . . . . . . . . . . . . . . . .25-15
25.5.4 Bus Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-19
25.5.5 Clocking Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-20
25.6 Initialization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25-20
25-1