- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372986 > ZPSD513B1-15U Schottky Barrier Diodes PDF資料下載
參數(shù)資料
| 型號： | ZPSD513B1-15U |
| 英文描述： | Schottky Barrier Diodes |
| 中文描述： | 肖特基勢壘二極管 |
| 文件頁數(shù)： | 84/153頁 |
| 文件大小： | 1036K |
| 代理商： | ZPSD513B1-15U |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁當(dāng)前第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
PSD5XX Famly
81
Address
Ofset
Register Name
Address
Ofset
Register Name
+A9h
STATUS FLAGS
+A8h
GLOBAL COMMAND
+A6h
DLCY
+A5h
SOFTWARE LOAD/STORE
+A4h
FREEZE COMMAND
+A3h
CMD3
+A2h
CMD2
+A1h
CMD1
+A0h
CMD0
+9Fh
CNTR3
+9Eh
CNTR3
+9Dh
CNTR2
+9Ch
CNTR2
+9Bh
CNTR1
+9Ah
CNTR1
+99h
CNTR0
+98h
CNTR0
+97h
IMG3
+96h
IMG3
+95h
IMG2
+94h
IMG2
+93h
IMG1
+92h
IMG1
+91h
IMG0
+90h
IMG0
Table 23. Ofset Address Map of Counter/Timer-Unit Registers
Counter/Timer
Operation
(Cont.)
9.6.2 Counter/Timer Registers
Registers CNTR0,CNTR1,CNTR2 and CNTR3 serve as actual counting logic. Registers
IMG0,IMG1,IMG2 and IMG3 serve as images of these Counter/Timers. Depending upon the
selected mode of operation, a Counter can load a new value or transfer its content to the
image register. Registers IMG0 - IMG3 and CNTR0 - CNTR3 are accessible to the
Microcontroller only before setting the start bit (Bit 1 in the Global Command Register).
When CNTR0-CNTR3 are active, the value in the read operation is not guaranteed to be
stable and during a write operation there could be contention between the image register
write and microcontroller write. Therefore the access of registers CNTR0-CNTR3 should
be suspended when the Counter/Timers are active. Only IMG0, IMG1, IMG2 and IMG3
registers are accessible when the Counter/Timers are active.
Tables 23 and 23a give the address map for the various port and Counter/Timer-unit
registers. This address offset map is of the host processor, relative to CSIOP (Chip Select
Input Output Port) i.e. address space allocated by the host Microcontroller to access all the
PSD5XX embedded peripherals.
Table 23a is for 16-bit Motorola Microcontrollers which require different address offsets.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZPSD513B1-15UI | Schottky Barrier Diodes |
| ZPSD513B1-20J | Schottky Barrier Diodes |
| ZPSD513B1-20JI | Schottky Barrier Diodes |
| ZPSD513B1-20LI | Schottky Barrier Diodes |
| ZPSD513B1-20LM | Schottky Barrier Diodes |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD513B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD602E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-15J | 制造商:WSI 功能描述: |
| ZPSD611E1-15JI | 制造商:WSI 功能描述: |
| ZPSD611E1-15L | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。