- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372986 > ZPSD512B1-15JI Field-Programmable Peripheral PDF資料下載
參數(shù)資料
| 型號： | ZPSD512B1-15JI |
| 英文描述： | Field-Programmable Peripheral |
| 中文描述： | 現(xiàn)場可編程外圍 |
| 文件頁數(shù)： | 92/153頁 |
| 文件大小： | 1036K |
| 代理商： | ZPSD512B1-15JI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁當前第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
PSD5XX Famly
89
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
*
*
*
*
FrezAck3
FrezAck2
FrezAck1
FrezAck0
NOTES:
At RESET all these bits intialize as 0's.
*
= Not used.
9.6.2.6 Status Flags Register
There are eight READ-ONLY status flags. The lower four bits represent Freeze
Acknowledge bits.
Counter/Timer
Registers
(Cont.)
FrezAck Bits
These Freeze Acknowledge bits are useful in the Freeze/Freeze Acknowledge protocol.
After the Microcontroller senses that the FrezAck bit is being set it proceeds to access the
Image Register for a read or write operation.
FrezAck0 Bit:
When this bit is
1:
Image Register Access is granted.
0:
Image Register Access is not granted.
FrezAck1 Bit:
When this bit is
1:
Image Register Access is granted.
0:
Image Register Access is not granted.
FrezAck2 Bit:
When this bit is
1:
Image Register Access is granted.
0:
Image Register Access is not granted.
FrezAck3 Bit:
When this bit is
1:
Image Register Access is granted.
0:
Image Register Access is not granted.
DLCY Register:
Bits
<
4:0
>
of the DLCY register are used to assign Delay Cycles to the Counter/Timer.
Various Clock Scaling values possible are 0 through 31 (decimal).
At RESET these bits initialize as 0. If necessary, the user has the option to set these bits up
to generate Delay Cycles (DLCY) to scale down the Counter/Timer clock (see Table 24).
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
*
*
*
DLCY4
DLCY3
DLCY2
DLCY1
DLCY0
NOTE:
*
= Not used.
相關PDF資料 |
PDF描述 |
|---|---|
| ZPSD512B1-15LI | Schottky Barrier Diodes |
| ZPSD512B1-15LM | Field-Programmable Peripheral |
| ZPSD512B1-15U | Field-Programmable Peripheral |
| ZPSD512B1-15UI | Field-Programmable Peripheral |
| ZPSD512B1-20J | Field-Programmable Peripheral |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD512B1-C-90UI | 制造商:WSI 功能描述: |
| ZPSD513B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD602E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-15J | 制造商:WSI 功能描述: |
| ZPSD611E1-15JI | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復。