- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372985 > ZPSD503B1-90LI Field-Programmable Peripheral PDF資料下載
參數(shù)資料
| 型號： | ZPSD503B1-90LI |
| 英文描述： | Field-Programmable Peripheral |
| 中文描述： | 現(xiàn)場可編程外圍 |
| 文件頁數(shù)： | 111/153頁 |
| 文件大小： | 1036K |
| 代理商： | ZPSD503B1-90LI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁
PSD5XX Famly
108
12.1 Reset Input
The reset input to the PSD5XX (RESET) is an active low signal which resets some of
the internal devices and configuration registers. The Timing Diagram in the AC/DC
characterization section shows the reset signal timing requirement. The active low range has
a minimum T1 duration. After the rising edge of RESET, the PSD5XX remains in
reset during T2 range. (See Figure 59). The PSD5XX must be reset at power up before it
can be used.
12.2 ZPLDand Memory During Reset
While the Reset Input is active, the ZPLD generates outputs as defined in the PSDabel
equations. The EPROM and SRAM blocks respond to the microcontroller bus cycle during
reset, but the data is not guaranteed.
12.3 Register Values During and After Reset
Table 34 summarizes the status of the volatile register values during and after reset. The
default values of the volatile registers are “0” after reset.
12.4 ZPLDMacrocell Initialization
The D flip flops in the macrocells in the GPLD can be cleared by:
J
A product term (.RE) defined by the user, in PSDabel or
J
The MACRO-RST (Reset) input, enabled and defined in PSDabel.
The Timer and Interrupt Controller macrocells in the PPLD are always cleared by the
Reset input.
Register Name
Control
Data Out (data or address)
Direction
Open Drain
Page Register
PMMR0, PMMR1
VM
DLCY
CMD0 – CMD3
Status Flags
Global Command
Device
Reset State
Port A, B, C, D, E
Port A, B, C, D, E
Port A, B, C, D, E
Port C, D
Page Logic
Power Management Unit
Volatile Memory
Timer
Timer
Timer
Timer
Set to “0” (Address Out Mode)
Set to “0”
Set to “0” – Input Mode
Set to “0” – CMOS Outputs
Set to “0”
Set to “0”
Set to “0”
Set to “0”
Set to “0”, Clear
Set to “0”, Clear
Set to “0”, Clear
IMG0 – IMG3,
CNTR0 – CNTR3
Timer
Undefined
Interrupt
Interrupt Controller
Set to “0”, Disabled
System
Configuration
(Cont.)
Table 34. Registers Reset Values
Port Configuration
Port I/O
ZPLD Output
Address Out
Data Port
Reset
Input
Active
Tri-stated
Tri-stated
Standby Mode
Unchanged
Depend on Inputs to the ZPLD
Not Defined
Tri-stated
Depending on Status of
Clock Input to the Counter/Timer
Tri-state
Special Function Out
Tri-stated
Peripheral I/O
Tri-stated
Table 35. I/OPin Status During Reset and Standby Mode
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZPSD503B1-90LM | Field-Programmable Peripheral |
| ZPSD503B1-90U | Field-Programmable Peripheral |
| ZPSD503B1-90UI | Field-Programmable Peripheral |
| ZPSD511B1-12J | Schottky Barrier Diodes |
| ZPSD511B1-12JI | Field-Programmable Peripheral |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD503B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD512B1-C-90UI | 制造商:WSI 功能描述: |
| ZPSD513B1-C-15L | 制造商:WSI 功能描述: |
| ZPSD602E1-15L | 制造商:WSI 功能描述: |
| ZPSD611E1-15J | 制造商:WSI 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。