- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄373810 > ZPSD401A1-15JI Field-Programmable Peripheral PDF資料下載
參數(shù)資料
| 型號(hào)： | ZPSD401A1-15JI |
| 英文描述： | Field-Programmable Peripheral |
| 中文描述： | 現(xiàn)場(chǎng)可編程外圍 |
| 文件頁(yè)數(shù)： | 78/123頁(yè) |
| 文件大小： | 657K |
| 代理商： | ZPSD401A1-15JI |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)當(dāng)前第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)
PSD4XX Famly
75
System
Configuration
(cont.)
Register Name
Register Function
Data In
This Register is used to read the inputs on the port pins.
Control
A
“
0
”
sets the corresponding port pin in Address Out Mode.
A
“
1
”
sets the pin in MCU I/O Mode.
Data Out
Holds the output data in the MCU I/O Mode.
This register is used to control the data flow in the I/O ports.
A
“
0
”
sets the corresponding pin as an input pin.
A
“
1
”
sets the pin as an output pin.
Direction
Open Drain
A
“
0
”
sets the corresponding pin driver as a CMOS driver.
A
“
1
”
sets the pin driver as an Open Drain Driver.
PLD – I/O
A read only status register; a
“
1
”
indicates the corresponding pin
is configured as a PLD pin.
Macrocell Out
This register holds the outputs of the GPLD macrocells.
Page Register
A 4-bit register that supports paging.
1. Configures the PSD4XX SRAM to be accessed by
“
PSEN
”
as
program space (8031 design).
2. Enables the Peripheral I/O Mode of Port A.
VM
PMMR0
PMMR1
Power management registers; enables the PSD4XX Power Down
Mode and other power saving configurations.
Table 23. Register Function
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ZPSD401A1-70JI | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
| ZPSD401A1-70LI | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
| ZPSD401A1-70U | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
| ZPSD401A1-70UI | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
| ZPSD401A1-90J | Low Current Operation at 250 ，Low Reverse Leakage,Low Noise Zener Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ZPSD401A1-15LI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| ZPSD401A1-15U | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| ZPSD401A1-15UI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| ZPSD401A1-20J | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
| ZPSD401A1-20JI | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field-Programmable Peripheral |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。