- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄1977 > XRT86VL30IV-F (Exar Corporation)IC FRAMR/LIU T1/E1/J1 QD 128LQFP PDF資料下載
參數(shù)資料
| 型號： | XRT86VL30IV-F |
| 廠商： | Exar Corporation |
| 文件頁數(shù)： | 114/175頁 |
| 文件大小： | 0K |
| 描述： | IC FRAMR/LIU T1/E1/J1 QD 128LQFP |
| 標準包裝： | 72 |
| 控制器類型： | T1/E1/J1 調(diào)幀器，LIU |
| 電源電壓： | 3.3V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 128-LQFP |
| 供應(yīng)商設(shè)備封裝： | 128-LQFP（14x20） |
| 包裝： | 托盤 |
| 其它名稱： | 1016-1485 XRT86VL30IV-F-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁當前第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁
XRT86VL30
38
REV. 1.0.1
SINGLE T1/E1/J1 FRAMER/LIU COMBO - T1 REGISTER DESCRIPTION
TABLE 24: INTERRUPT CONTROL REGISTER (ICR)
HEX ADDRESS: 0X011A
BIT
FUNCTION
TYPE
DEFAULT
DESCRIPTION-OPERATION
7-3
Reserved
-
Reserved
2
INT_WC_RUR
R/W
0
Interrupt Write-to-Clear or Reset-upon-Read Select
This bit configures all Interrupt Status bits to be either Reset Upon
Read or Write-to-Clear
0= Configures all Interrupt Status bits to be Reset-Upon-Read
(RUR).
1= Configures all Interrupt Status bits to be Write-to-Clear (WC).
1
ENBCLR
R/W
0
Interrupt Enable Auto Clear
This bit configures all interrupt enable bits to clear or not clear after
reading the interrupt status bit.
0= Configures all Interrupt Enable bits to not cleared after reading
the interrupt status bit. The corresponding Interrupt Enable bit will
stay ‘high’ after reading the interrupt status bit.
1= Configures all interrupt Enable bits to clear after reading the
interrupt status bit. The corresponding interrupt enable bit will be set
to ‘low’ after reading the interrupt status bit.
0
INTRUP_ENB
R/W
0
Interrupt Enable for Framer_n
This bit enables or disables the entire T1 Framer Block for Interrupt
Generation.
0 = Disables the T1 framer block for Interrupt Generation
1 = Enables the T1 framer block for Interrupt Generation
TABLE 25: LAPD SELECT REGISTER (LAPDSR)
HEX ADDRESS: 0X011B
BIT
FUNCTION
TYPE
DEFAULT
DESCRIPTION-OPERATION
[7:2] Reserved
-
Reserved
[1:0] HDLC Controller
Select[1:0]
R/W
0
HDLC Controller Select[1:0]:
These bits permit the user to select any of the three (3) HDLC Con-
trollers that he/she will use within this particular channel, as
depicted below.
00 & 11 - Selects HDLC Controller # 1
01 - Selects HDLC Controller # 2
10 - Selects HDLC Controller # 3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XRT86VL32IB-F | IC LIU/FRAMER T1/E1/J1 2CH 225BG |
| XRT86VL34IB-F | IC LIU/FRAMER T1/E1/J1 4CH 225BG |
| XRT86VL38IB484-F | IC LIU/FRAMER T1/E1/J1 8CH 484BG |
| XRT86VX38IB329-F | IC TI/E1/J1 FRAMER/LIU 329FPBGA |
| XRT94L31IB-L | IC MAPPER DS3/E3/STS-1 504TBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XRT86VL30IV-F | 制造商:Exar Corporation 功能描述:T1/E1 Framer Combo IC |
| XRT86VL32 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DUAL T1/E1/J1 FRAMER/LIU COMBO - T1 REGISTER DESCRIPTION |
| XRT86VL32_07 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DUAL T1/E1/J1 FRAMER/LIU COMBO - E1 REGISTER DESCRIPTION |
| XRT86VL32_0709 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DUAL T1/E1/J1 FRAMER/LIU COMBO - HARDWARE DESCRIPTION |
| XRT86VL32_1 | 制造商:EXAR 制造商全稱:EXAR 功能描述:DUAL T1/E1/J1 FRAMER/LIU COMBO - HARDWARE DESCRIPTION |
發(fā)布緊急采購，3分鐘左右您將得到回復。