- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4004 > XPC850SRCVR66BU (Freescale Semiconductor)IC MPU POWERQUICC 66MHZ 256-PBGA PDF資料下載
參數(shù)資料
| 型號(hào)： | XPC850SRCVR66BU |
| 廠商： | Freescale Semiconductor |
| 文件頁(yè)數(shù)： | 25/72頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC MPU POWERQUICC 66MHZ 256-PBGA |
| 標(biāo)準(zhǔn)包裝： | 60 |
| 系列： | MPC8xx |
| 處理器類型： | 32-位 MPC8xx PowerQUICC |
| 速度： | 66MHz |
| 電壓： | 3.3V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 256-LBGA |
| 供應(yīng)商設(shè)備封裝： | 256-PBGA（23x23） |
| 包裝： | 托盤 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)當(dāng)前第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)
MPC850 PowerQUICC Integrated Communications Processor Hardware Specifications, Rev. 2
Freescale Semiconductor
31
Bus Signal Timing
Table 7 provides interrupt timing for the MPC850.
Figure 22 provides the interrupt detection timing for the external level-sensitive lines.
Figure 22. Interrupt Detection Timing for External Level Sensitive Lines
Figure 23 provides the interrupt detection timing for the external edge-sensitive lines.
Figure 23. Interrupt Detection Timing for External Edge Sensitive Lines
Table 7. Interrupt Timing
Num
Characteristic 1
1
The timings I39 and I40 describe the testing conditions under which the IRQ lines are tested when being defined as
level sensitive. The IRQ lines are synchronized internally and do not have to be asserted or negated with reference
to the CLKOUT.
The timings I41, I42, and I43 are specified to allow the correct function of the IRQ lines detection circuitry, and has no
direct relation with the total system interrupt latency that the MPC850 is able to support
50 MHz
66MHz
80 MHz
Unit
Min
Max
Min
Max
Min
Max
I39
IRQx valid to CLKOUT rising edge (set up time)
6.00
—
6.00
—
6.00
—
ns
I40
IRQx hold time after CLKOUT.
2.00
—
2.00
—
2.00
—
ns
I41
IRQx pulse width low
3.00
—
3.00
—
3.00
—
ns
I42
IRQx pulse width high
3.00
—
3.00
—
3.00
—
ns
I43
IRQx edge-to-edge time
80.00
—
121.0
—
100.0
—
ns
CLKOUT
IRQx
I39
I40
CLKOUT
IRQx
I39
I41
I42
I43
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| GMC49DTES | CONN EDGECARD 98POS .100 EYELET |
| XPC850SRCVR50BU | IC MPU POWERQUICC 50MHZ 256-PBGA |
| XPC850DSLVR50BU | IC MPU POWERQUICC 50MHZ 256-PBGA |
| XPC850DSLCVR50BU | IC MPU POWERQUICC 50MHZ 256-PBGA |
| XPC850DEVR80BU | IC MPU POWERQUICC 80MHZ 256-PBGA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XPC850SRCZT50B | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Communications Controller Hardware Specifications |
| XPC850SRCZT50BT | 制造商:Motorola Inc 功能描述: |
| XPC850SRCZT50BU | 功能描述:IC MPU POWERQUICC 50MHZ 256-PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:MPC8xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點(diǎn):- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
| XPC850SRCZT66B | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Communications Controller Hardware Specifications |
| XPC850SRCZT66BU | 功能描述:IC MPU POWERQUICC 66MHZ 256-PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微處理器 系列:MPC8xx 標(biāo)準(zhǔn)包裝:1 系列:MPC85xx 處理器類型:32-位 MPC85xx PowerQUICC III 特點(diǎn):- 速度:1.2GHz 電壓:1.1V 安裝類型:表面貼裝 封裝/外殼:783-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:783-FCPBGA（29x29） 包裝:托盤 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。