參數(shù)資料
| 型號： | XCV400E-6PQ240C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 77/233頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 1.8V C-TEMP 240-PQFP |
| 產品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標準包裝： | 24 |
| 系列： | Virtex®-E |
| LAB/CLB數(shù)： | 2400 |
| 邏輯元件/單元數(shù)： | 10800 |
| RAM 位總計： | 163840 |
| 輸入/輸出數(shù)： | 158 |
| 門數(shù)： | 569952 |
| 電源電壓： | 1.71 V ~ 1.89 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 240-BFQFP |
| 供應商設備封裝： | 240-PQFP（32x32） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁當前第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁
Virtex-E 1.8 V Field Programmable Gate Arrays
R
Module 4 of 4
DS022-4 (v3.0) March 21, 2014
82
Production Product Specification
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
FG680 Differential Pin Pairs
Virtex-E devices have differential pin pairs that can also pro-
vide other functions when not used as a differential pair. A
√
in the AO column indicates that the pin pair can be used as
an asynchronous output for all devices provided in this
package. Pairs with a note number in the AO column are
device dependent. They can have asynchronous outputs if
the pin pair are in the same CLB row and column in the
device. Numbers in this column refer to footnotes that indi-
cate which devices have pin pairs than can be asynchro-
nous outputs. The Other Functions column indicates
alternative function(s) not available when the pair is used as
a differential pair or differential clock.
Table 23: FG680 Differential Pin Pair Summary
XCV600E, XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
GCLK LVDS
3
0
A20
C22
NA
IO_DLL_L29N
2
1
D21
A19
NA
IO_DLL_L29P
1
5
AU22
AT22
NA
IO_DLL_L155N
0
4
AW19
AT21
NA
IO_DLL_L155P
IO LVDS
Total Pairs: 247, Asynchronous Output Pairs: 111
00
A36
C35
5
-
10
B35
D34
5
VREF
20
A35
C34
√
-
30
B34
D33
√
VREF
40
A34
C33
3
-
50
B33
D32
3
-
60
D31
C32
√
-
70
C31
A33
√
VREF
80
B31
B32
5
-
9
0
D30
A32
5
VREF
10
0
C30
A31
√
-
11
0
D29
B30
√
VREF
12
0
C29
A30
2
-
13
0
B29
A29
2
-
14
0
A28
B28
√
VREF
15
0
B27
C28
√
-
16
0
A27
D27
5
-
17
0
B26
C27
5
-
18
0
C26
D26
√
-
19
0
D25
A26
√
VREF
20
0
C25
B25
3
-
21
0
D24
A25
3
-
22
0
B23
A24
√
-
23
0
A23
C24
√
VREF
24
0
B22
B24
5
-
25
0
A22
E23
5
-
26
0
B21
D23
√
-
27
0
A21
C23
√
VREF
28
0
B20
E22
2
-
29
1
A19
C22
NA
IO_LVDS_DLL
30
1
B19
C21
2
VREF
31
1
A18
C19
2
-
32
1
B18
D19
√
VREF
33
1
A17
C18
√
-
34
1
B17
D18
5
-
35
1
A16
E18
5
-
36
1
D17
C17
√
VREF
37
1
E17
B16
√
-
38
1
C16
A15
3
-
39
1
D16
B15
3
-
40
1
B14
A14
√
VREF
41
1
A13
C15
√
-
42
1
B13
D15
5
-
43
1
A12
C14
5
-
44
1
C13
D14
√
-
45
1
D13
B12
√
VREF
46
1
C12
A11
2
-
47
1
C11
B11
2
-
48
1
D11
A10
√
VREF
49
1
C10
B10
√
-
50
1
D10
A9
5
VREF
51
1
C9
B9
5
-
Table 23: FG680 Differential Pin Pair Summary
XCV600E, XCV1000E, XCV1600E, XCV2000E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
發(fā)布緊急采購，3分鐘左右您將得到回復。