參數(shù)資料
型號(hào): XCV300E-7BG352I
廠商: Xilinx Inc
文件頁(yè)數(shù): 139/233頁(yè)
文件大小: 0K
描述: IC FPGA 1.8V I-TEMP 352-MBGA
產(chǎn)品變化通告: FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝: 1
系列: Virtex®-E
LAB/CLB數(shù): 1536
邏輯元件/單元數(shù): 6912
RAM 位總計(jì): 131072
輸入/輸出數(shù): 260
門(mén)數(shù): 411955
電源電壓: 1.71 V ~ 1.89 V
安裝類型: 表面貼裝
工作溫度: -40°C ~ 100°C
封裝/外殼: 352-LBGA,金屬
供應(yīng)商設(shè)備封裝: 352-MBGA(35x35)
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)當(dāng)前第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)
Virtex-E 1.8 V Field Programmable Gate Arrays
R
DS022-4 (v3.0) March 21, 2014
Module 4 of 4
Production Product Specification
137
— OBSOLETE — OBSOLETE — OBSOLETE — OBSOLETE —
FG1156 Differential Pin Pairs
Virtex-E devices have differential pin pairs that can also pro-
vide other functions when not used as a differential pair. The
AO column in Table 29 indicates which devices in this pack-
age can use the pin pair as an asynchronous output. The
“Other Functions” column indicates alternative function(s)
that are not available when the pair is used as a differential
pair or differential clock
.
Table 29: FG1156 Differential Pin Pair Summary:
XCV1000E, XCV1600E, XCV2000E, XCV2600E, XCV3200E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
GCLK LVDS
3
0
E17
C17
NA
IO_DLL_L 42N
2
1
D17
J18
NA
IO_DLL_L 42P
1
5
AL19
AL17
NA
IO_DLL_L 215N
0
4
AH18
AM18
NA
IO_DLL_L 215P
IO LVDS
Total Pairs: 344, Asynchronous Output Pairs: 134
00
H9
F7
3200 1600
1000
-
1
0
J10
C5
3200 2000
1000
-
20
D6
E6
3200 2000
1000
VREF
30
G8
A4
3200 2600
1000
-
4
0
J11
C6
3200 2600
2000 1600
1000
-
50
F8
G9
3200 2600
2000 1600
1000
VREF
6
0
H10
A5
2000 1600
-
7
0
B5
D7
3200 1000
-
8
0
E8
K12
3200 1000
-
9
0
F9
B6
3200 2600
-
10
0
C7
G10
3200 2600
2000 1600
1000
-
11
0
B7
D8
3200 2600
2000 1600
1000
VREF
12
0
C8
H11
3200 1600
-
13
0
B8
E9
3200 2000
1000
-
14
0
G11
K13
3200 2000
1000
VREF
15
0
F10
A8
3200 2600
-
160H12
C9
3200 2600
2000 1600
1000
-
17
0
A9
D10
3200 2600
2000 1600
1000
VREF
18
0
A10
F11
2600 1600
1000
-
190C10
K14
2600 1600
1000
-
20
0
G12
H13
3200 2600
2000 1600
1000
VREF
21
0
B11
A11
3200 2600
2000 1600
1000
-
220D11
E12
3200 1600
1000
-
230C12
G13
3200 2000
1000
-
24
0
A12
K15
3200 2000
1000
-
250H14
B12
3200 2600
1000
-
26
0
F13
D12
3200 2600
2000 1600
1000
-
27
0
B13
A13
3200 2600
2000 1600
1000
VREF
28
0
G14
J15
2000 1600
-
29
0
F14
C13
3200 2600
1000
-
300D13
H15
3200 2600
1000
-
31
0
K16
A14
3200
-
Table 29: FG1156 Differential Pin Pair Summary:
XCV1000E, XCV1600E, XCV2000E, XCV2600E, XCV3200E
Pair
Bank
P
Pin
N
Pin
AO
Other
Functions
相關(guān)PDF資料
PDF描述
HMC43DRAH CONN EDGECARD 86POS R/A .100 SLD
XCV400E-7PQ240C IC FPGA 1.8V C-TEMP 240-PQFP
ASC43DRAS CONN EDGECARD 86POS .100 R/A DIP
AMC30DRAN CONN EDGECARD 60POS .100 R/A DIP
XCV400E-6PQ240I IC FPGA 1.8V I-TEMP 240-PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XCV300E-7BG432C 功能描述:IC FPGA 1.8V C-TEMP 432-MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XCV300E-7BG432I 功能描述:IC FPGA 1.8V I-TEMP 432-MBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA(現(xiàn)場(chǎng)可編程門(mén)陣列) 系列:Virtex®-E 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計(jì):4866048 輸入/輸出數(shù):480 門(mén)數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA,F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5
XCV300E-7CS144C 制造商:XILINX 制造商全稱:XILINX 功能描述:Field Programmable Gate Arrays
XCV300E-7CS144I 制造商:XILINX 制造商全稱:XILINX 功能描述:Field Programmable Gate Arrays
XCV300E-7FG204C 制造商:XILINX 制造商全稱:XILINX 功能描述:Virte -E 1.8 V Field Programmable Gate Arrays