- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4142 > XCS40XL-4BG256C (Xilinx Inc)IC FPGA 3.3V C-TEMP 256-PBGA PDF資料下載
參數(shù)資料
| 型號： | XCS40XL-4BG256C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 55/83頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA 3.3V C-TEMP 256-PBGA |
| 產(chǎn)品變化通告： | Product Discontinuation 26/Oct/2011 |
| 標(biāo)準(zhǔn)包裝： | 40 |
| 系列： | Spartan®-XL |
| LAB/CLB數(shù)： | 784 |
| 邏輯元件/單元數(shù)： | 1862 |
| RAM 位總計： | 25088 |
| 輸入/輸出數(shù)： | 205 |
| 門數(shù)： | 40000 |
| 電源電壓： | 3 V ~ 3.6 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 256-BBGA |
| 供應(yīng)商設(shè)備封裝： | 256-PBGA |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁當(dāng)前第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
Spartan and Spartan-XL FPGA Families Data Sheet
DS060 (v2.0) March 1, 2013
59
Product Specification
R
Product Obsolete/Under Obsolescence
Spartan-XL Family Pin-to-Pin Input Parameter Guidelines
All devices are 100% functionally tested. Pin-to-pin timing
parameters are derived from measuring external and inter-
nal test patterns and are guaranteed over worst-case oper-
ating conditions (supply voltage and junction temperature).
Listed below are representative values for typical pin loca-
tions and normal clock loading.
Spartan-XL Family Setup and Hold
Capacitive Load Factor
Figure 35 shows the relationship between I/O output delay
and load capacitance. It allows a user to adjust the specified
output delay if the load capacitance is different than 50 pF.
For example, if the actual load capacitance is 120 pF, add
2.5 ns to the specified delay. If the load capacitance is 20
pF, subtract 0.8 ns from the specified output delay.
Figure 35 is usable over the specified operating conditions
of voltage and temperature and is independent of the output
slew rate control.
Symbol
Description
Device
Speed Grade
Units
-5
-4
Max
Input Setup/Hold Times Using Global Clock and IFF
TSUF/THF
No Delay
XCS05XL
1.1/2.0
1.6/2.6
ns
XCS10XL
1.0/2.2
1.5/2.8
ns
XCS20XL
0.9/2.4
1.4/3.0
ns
XCS30XL
0.8/2.6
1.3/3.2
ns
XCS40XL
0.7/2.8
1.2/3.4
ns
TSU/TH
Full Delay
XCS05XL
3.9/0.0
5.1/0.0
ns
XCS10XL
4.1/0.0
5.3/0.0
ns
XCS20XL
4.3/0.0
5.5/0.0
ns
XCS30XL
4.5/0.0
5.7/0.0
ns
XCS40XL
4.7/0.0
5.9/0.0
ns
Notes:
1.
IFF = Input Flip-Flop or Latch
2.
Setup time is measured with the fastest route and the lightest load. Hold time is measured using the furthest distance and a
reference load of one clock pin per IOB/CLB.
Figure 35: Delay Factor at Various Capacitive Loads
DS060_35_080400
-2
0
20
406080
Capacitance (pF)
Delta
Dela
y
(ns)
100
120
140
-1
0
1
2
3
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCS40-4PQ240C | IC FPGA 5V C-TEMP 240-PQFP |
| XCS40-4PQ208C | IC FPGA 5V C-TEMP 208-PQFP |
| FMC26DRYS-S93 | CONN EDGECARD 52POS .100 DIP SLD |
| XCS40-4BG256C | IC FPGA 5V C-TEMP 256-PBGA |
| HMC49DRAS-S734 | CONN EDGECARD 98POS .100 R/A PCB |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCS40XL-4BG256I | 功能描述:IC FPGA 3.3V I-TEMP 256-PBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Spartan®-XL 標(biāo)準(zhǔn)包裝:1 系列:Kintex-7 LAB/CLB數(shù):25475 邏輯元件/單元數(shù):326080 RAM 位總計:16404480 輸入/輸出數(shù):350 門數(shù):- 電源電壓:0.97 V ~ 1.03 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:900-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:900-FCBGA（31x31） 其它名稱:122-1789 |
| XCS40XL-4BG280C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS40XL-4BG280I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS40XL-4BG84C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS40XL-4BG84I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。