參數資料
| 型號： | XCS30XL-5CS280C |
| 廠商： | Xilinx Inc |
| 文件頁數： | 51/83頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 3.3V C-TEMP HP 280-CSBGA |
| 標準包裝： | 119 |
| 系列： | Spartan®-XL |
| LAB/CLB數： | 576 |
| 邏輯元件/單元數： | 1368 |
| RAM 位總計： | 18432 |
| 輸入/輸出數： | 192 |
| 門數： | 30000 |
| 電源電壓： | 3 V ~ 3.6 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 280-TFBGA，CSPBGA |
| 供應商設備封裝： | 280-CSBGA（16x16） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
Spartan and Spartan-XL FPGA Families Data Sheet
DS060 (v2.0) March 1, 2013
55
Product Specification
R
Product Obsolete/Under Obsolescence
Spartan-XL Family CLB Switching Characteristic Guidelines
All devices are 100% functionally tested. Internal timing
parameters are derived from measuring internal test pat-
terns. Listed below are representative values. For more
specific, more precise, and worst-case guaranteed data,
use the values reported by the static timing analyzer (TRCE
in the Xilinx Development System) and back-annotated to
the simulation netlist. All timing parameters assume
worst-case operating conditions (supply voltage and junc-
tion temperature). Values apply to all Spartan-XL devices
and expressed in nanoseconds unless otherwise noted.
Symbol
Description
Speed Grade
Units
-5
-4
Min
Max
Min
Max
Clocks
TCH
Clock High time
2.0
-
2.3
-
ns
TCL
Clock Low time
2.0
-
2.3
-
ns
Combinatorial Delays
TILO
F/G inputs to X/Y outputs
-
1.0
-
1.1
ns
TIHO
F/G inputs via H to X/Y outputs
-
1.7
-
2.0
ns
TITO
F/G inputs via transparent latch to Q outputs
-
1.5
-
1.8
ns
THH1O
C inputs via H1 via H to X/Y outputs
-
1.5
-
1.8
ns
Sequential Delays
TCKO
Clock K to Flip-Flop or latch outputs Q
-
1.2
-
1.4
ns
Setup Time before Clock K
TICK
F/G inputs
0.6
-
0.7
-
ns
TIHCK
F/G inputs via H
1.3
-
1.6
-
ns
Hold Time after Clock K
All Hold times, all devices
0.0
-
0.0
-
ns
Set/Reset Direct
TRPW
Width (High)
2.5
-
2.8
-
ns
TRIO
Delay from C inputs via S/R, going High to Q
-
2.3
-
2.7
ns
Global Set/Reset
TMRW
Minimum GSR Pulse Width
10.5
-
11.5
-
ns
TMRQ
Delay from GSR input to any Q
FTOG
Toggle Frequency (MHz)
(for export control purposes)
-
250
-
217
MHz
相關PDF資料 |
PDF描述 |
|---|---|
| XCS30XL-5BG256C | IC FPGA 3.3V C-TEMP HP 256-PBGA |
| XCS30XL-4VQ100I | IC FPGA 3.3V I-TEMP HP 100VQFP |
| IDT71V3558SA166BQG | IC SRAM 4MBIT 166MHZ 165FBGA |
| IDT71V424L10YGI | IC SRAM 4MBIT 10NS 36SOJ |
| IDT7130SA100JI | IC SRAM 8KBIT 100NS 52PLCC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| XCS30XL-5CS280I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL FPGA |
| XCS30XL-5CS84C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30XL-5CS84I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30XL-5PC100C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30XL-5PC100I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復。