- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4141 > XCS30-3VQ100C (Xilinx Inc)IC FPGA 5V C-TEMP 100-VQFP PDF資料下載
參數(shù)資料
| 型號： | XCS30-3VQ100C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 40/83頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 5V C-TEMP 100-VQFP |
| 標(biāo)準(zhǔn)包裝： | 90 |
| 系列： | Spartan® |
| LAB/CLB數(shù)： | 576 |
| 邏輯元件/單元數(shù)： | 1368 |
| RAM 位總計： | 18432 |
| 輸入/輸出數(shù)： | 77 |
| 門數(shù)： | 30000 |
| 電源電壓： | 4.75 V ~ 5.25 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 100-TQFP |
| 供應(yīng)商設(shè)備封裝： | 100-VQFP（14x14） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁
Spartan and Spartan-XL FPGA Families Data Sheet
DS060 (v2.0) March 1, 2013
45
Product Specification
R
Product Obsolete/Under Obsolescence
Spartan Family CLB RAM Synchronous (Edge-Triggered) Write Operation Guidelines
All devices are 100% functionally tested. Internal timing
parameters are derived from measuring internal test pat-
terns. Listed below are representative values. For more
specific, more precise, and worst-case guaranteed data,
use the values reported by the static timing analyzer (TRCE
in the Xilinx Development System) and back-annotated to
the simulation netlist. All timing parameters assume
worst-case operating conditions (supply voltage and junc-
tion temperature). Values apply to all Spartan devices and
are expressed in nanoseconds unless otherwise noted.
Symbol
Single Port RAM
Size(1)
Speed Grade
Units
-4
-3
Min
Max
Min
Max
Write Operation
TWCS
Address write cycle time (clock K period)
16x2
8.0
-
11.6
-
ns
TWCTS
32x1
8.0
-
11.6
-
ns
TWPS
Clock K pulse width (active edge)
16x2
4.0
-
5.8
-
ns
TWPTS
32x1
4.0
-
5.8
-
ns
TASS
Address setup time before clock K
16x2
1.5
-
2.0
-
ns
TASTS
32x1
1.5
-
2.0
-
ns
TAHS
Address hold time after clock K
16x2
0.0
-
0.0
-
ns
TAHTS
32x1
0.0
-
0.0
-
ns
TDSS
DIN setup time before clock K
16x2
1.5
-
2.7
-
ns
TDSTS
32x1
1.5
-
1.7
-
ns
TDHS
DIN hold time after clock K
16x2
0.0
-
0.0
-
ns
TDHTS
32x1
0.0
-
0.0
-
ns
TWSS
WE setup time before clock K
16x2
1.5
-
1.6
-
ns
TWSTS
32x1
1.5
-
1.6
-
ns
TWHS
WE hold time after clock K
16x2
0.0
-
0.0
-
ns
TWHTS
32x1
0.0
-
0.0
-
ns
TWOS
Data valid after clock K
16x2
-
6.5
-
7.9
ns
TWOTS
32x1
-
7.0
-
9.3
ns
Read Operation
TRC
Address read cycle time
16x2
2.6
-
2.6
-
ns
TRCT
32x1
3.8
-
3.8
-
ns
TILO
Data valid after address change (no Write
Enable)
16x2
-
1.2
-
1.6
ns
TIHO
32x1
-
2.0
-
2.7
ns
TICK
Address setup time before clock K
16x2
1.8
-
2.4
-
ns
TIHCK
32x1
2.9
-
3.9
-
ns
Notes:
1.
Timing for 16 x 1 RAM option is identical to 16 x 2 RAM timing.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| XCS10XL-4VQ100C | IC FPGA 3.3V C-TEMP 100-VQFP |
| HMC50DRAS | CONN EDGECARD 100PS R/A .100 SLD |
| ACC65DRYI | CONN EDGECARD 130PS .100 DIP SLD |
| XCS40XL-4PQ208C | IC FPGA 3.3V C-TEMP 208-PQFP |
| AMC49DRTS | CONN EDGECARD 98POS .100 DIP SLD |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| XCS30-3VQ100I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3VQ144C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3VQ144I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3VQ208C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
| XCS30-3VQ208I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan and Spartan-XL Families Field Programmable Gate Arrays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。