- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4220 > XC5VLX50-3FFG676C (Xilinx Inc)IC FPGA VIRTEX-5 50K 676-FBGA PDF資料下載
參數(shù)資料
| 型號： | XC5VLX50-3FFG676C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 68/91頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX-5 50K 676-FBGA |
| 標準包裝： | 1 |
| 系列： | Virtex®-5 LX |
| LAB/CLB數(shù)： | 3600 |
| 邏輯元件/單元數(shù)： | 46080 |
| RAM 位總計： | 1769472 |
| 輸入/輸出數(shù)： | 440 |
| 電源電壓： | 0.95 V ~ 1.05 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 676-BBGA，F(xiàn)CBGA |
| 供應商設備封裝： | 676-FCBGA（27x27） |
| 配用： | 568-5088-ND - BOARD DEMO DAC1408D750 HW-V5-ML561-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5 HW-V5-ML550-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5 HW-V5-ML521-UNI-G-ND - EVALUATION PLATFORM VIRTEX-5 HW-V5GBE-DK-UNI-G-ND - KIT DEV V5 LXT GIGABIT ETHERNET 122-1508-ND - EVALUATION PLATFORM VIRTEX-5 |
| 其它名稱： | 122-1582 XC5VLX50-3FFG676C-ND |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁
Virtex-5 FPGA Data Sheet: DC and Switching Characteristics
DS202 (v5.3) May 5, 2010
Product Specification
70
TPSFD/ TPHFD
Full Delay (Legacy Delay or Default Delay)
Global Clock and IFF(2) without DCM or PLL
XC5VTX150T
N/A
2.35
–0.82
2.59
–0.82
ns
XC5VTX240T
N/A
2.59
–0.85
2.87
–0.85
ns
XC5VFX30T
2.05
–0.27
2.25
–0.27
2.57
–0.27
ns
XC5VFX70T
1.85
–0.30
2.06
–0.30
2.35
–0.30
ns
XC5VFX100T
2.20
–0.42
2.38
–0.42
2.66
–0.42
ns
XC5VFX130T
2.33
–0.55
2.59
–0.54
2.95
–0.54
ns
XC5VFX200T
N/A
2.52
–0.43
2.81
–0.43
ns
Notes:
1.
Setup and Hold times are measured over worst case conditions (process, voltage, temperature). Setup time is measured relative to the
Global Clock input signal using the slowest process, highest temperature, and lowest voltage. Hold time is measured relative to the Global
Clock input signal using the fastest process, lowest temperature, and highest voltage.
2.
IFF = Input Flip-Flop or Latch
3.
A Zero "0" Hold Time listing indicates no hold time or a negative hold time. Negative values can not be guaranteed "best-case", but if a "0"
is listed, there is no positive hold time.
Table 91: Global Clock Setup and Hold Without DCM or PLL (Cont’d)
Symbol
Description
Device
Speed Grade
Units
-3
-2
-1
相關PDF資料 |
PDF描述 |
|---|---|
| XC6VCX75T-2FFG784I | IC FPGA VIRTEX 6 74K 784FFGBGA |
| XC6VCX130T-1FFG1156C | IC FPGA VIRTEX 6 128K 1156FFGBGA |
| BR25L020F-WE2 | IC EEPROM SER 2KB SPI BUS 8SOP |
| ACB60DHAN-S621 | EDGECARD 120POS DIP R/A .050 SLD |
| XC2V3000-4FGG676C | IC VIRTEX-II FPGA 3M 676-FBGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XC5VLX50-3FFG676CES | 制造商:Xilinx 功能描述: |
| XC5VLX50T | 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-5 Family Overview |
| XC5VLX50T-1FF1136C | 功能描述:IC FPGA VIRTEX-5 50K 1136FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-5 LXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應商設備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
| XC5VLX50T-1FF1136CES | 制造商:Xilinx 功能描述: |
| XC5VLX50T-1FF1136I | 功能描述:IC FPGA VIRTEX-5 50K 1136FBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-5 LXT 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標準包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應商設備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5 |
發(fā)布緊急采購，3分鐘左右您將得到回復。