• <nobr id="c5v5p"><noframes id="c5v5p"><kbd id="c5v5p"></kbd>
    <dl id="c5v5p"><xmp id="c5v5p"><big id="c5v5p"></big><big id="c5v5p"></big>
            


    
    



    

    
  
    
    
    
    
  
    
  
  

    





    


    
 
 




 
 


    

    
    


    參數(shù)資料
    

    


    


    
型號(hào)：
XC3S100E-4TQ144I

    

    
廠商：
Xilinx Inc

    

    
文件頁(yè)數(shù)：
124/227頁(yè)

    

    
文件大?。?/td>
0K

    

    
描述：
IC FPGA SPARTAN 3E 144TQFP

    

    
標(biāo)準(zhǔn)包裝：
60

    

    
系列：
Spartan®-3E

    

    
LAB/CLB數(shù)：
240
    		

    

    
邏輯元件/單元數(shù)：
2160
    		

    

    
RAM 位總計(jì)：
73728
    		

    

    
輸入/輸出數(shù)：
108
    		

    

    
門(mén)數(shù)：
100000
    		

    

    
電源電壓：
1.14 V ~ 1.26 V
    		

    

    
安裝類(lèi)型：
表面貼裝
    		

    

    
工作溫度：
-40°C ~ 100°C
    		

    

    
封裝/外殼：
144-LQFP
    		

    

    
供應(yīng)商設(shè)備封裝：
144-TQFP（20x20）
    		

    

    

    

	
    
    
    
    第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)當(dāng)前第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)
    

    
    
	
    Spartan-3E FPGA Family: Functional Description
    DS312 (v4.1) July 19, 2013
    Product Specification
    21
    Configurable Logic Block (CLB) and
    Slice Resources
    For additional information, refer to the “Using Configurable
    Logic Blocks (CLBs)” chapter in UG331.
    CLB Overview
    The Configurable Logic Blocks (CLBs) constitute the main
    logic resource for implementing synchronous as well as
    combinatorial circuits. Each CLB contains four slices, and
    each slice contains two Look-Up Tables (LUTs) to
    implement logic and two dedicated storage elements that
    can be used as flip-flops or latches. The LUTs can be used
    as a 16x1 memory (RAM16) or as a 16-bit shift register
    (SRL16), and additional multiplexers and carry logic simplify
    wide logic and arithmetic functions. Most general-purpose
    logic in a design is automatically mapped to the slice
    resources in the CLBs. Each CLB is identical, and the
    Spartan-3E family CLB structure is identical to that for the
    Spartan-3 family.
    CLB Array
    The CLBs are arranged in a regular array of rows and
    columns as shown in Figure 14.
    Each density varies by the number of rows and columns of
    CLBs (see Table 9).
    Slices
    Each CLB comprises four interconnected slices, as shown
    in Figure 16. These slices are grouped in pairs. Each pair is
    organized as a column with an independent carry chain.
    The left pair supports both logic and memory functions and
    its slices are called SLICEM. The right pair supports logic
    only and its slices are called SLICEL. Therefore half the
    LUTs support both logic and memory (including both
    RAM16 and SRL16 shift registers) while half support logic
    only, and the two types alternate throughout the array
    columns. The SLICEL reduces the size of the CLB and
    lowers the cost of the device, and can also provide a
    performance advantage over the SLICEM.
    X-Ref Target - Figure 14
    Figure 14: CLB Locations
    DS312-2_31_021205
    Spartan-3E
    FPGA
    X0Y1
    X1Y1
    X0Y0
    X1Y0
    IOBs
    CLB
    Slice
    X2Y1
    X3Y1
    X2Y0
    X3Y0
    X0Y3
    X1Y3
    X0Y2
    X1Y2
    X2Y3
    X3Y3
    X2Y2
    X3Y2
    Table 9: Spartan-3E CLB Resources
    Device
    CLB
    Rows
    CLB
    Columns
    CLB
    Total(1)
    Slices
    LUTs /
    Flip-Flops
    Equivalent
    Logic Cells
    RAM16 /
    SRL16
    Distributed
    RAM Bits
    XC3S100E
    22
    16
    240
    960
    1,920
    2,160
    960
    15,360
    XC3S250E
    34
    26
    612
    2,448
    4,896
    5,508
    2,448
    39,168
    XC3S500E
    46
    34
    1,164
    4,656
    9,312
    10,476
    4,656
    74,496
    XC3S1200E
    60
    46
    2,168
    8,672
    17,344
    19,512
    8,672
    138,752
    XC3S1600E
    76
    58
    3,688
    14,752
    29,504
    33,192
    14,752
    236,032
    Notes:
    1.
    The number of CLBs is less than the multiple of the rows and columns because the block RAM/multiplier blocks and the DCMs are
    embedded in the array (see Figure 1 in Module 1).
    
    
    
    
    
    


    


    

    相關(guān)PDF資料
    		

    PDF描述
    		

    
    

    
XC3S100E-5TQG144C
IC FPGA SPARTAN-3E 100K 144-TQFP

    

    
XC3S100E-5CPG132C
IC FPGA SPARTAN-3E 100K 132CSBGA

    

    
XC3S100E-4CPG132I
IC FPGA SPARTAN-3E 100K 132CSBGA

    

    
24LC16B-E/ST
IC EEPROM 16KBIT 400KHZ 8TSSOP

    

    
24LC64-I/SNG
IC EEPROM 64KBIT 400KHZ 8SOIC

    

    

    

    


    


    

    相關(guān)代理商/技術(shù)參數(shù)
    		

    參數(shù)描述
    		

    
    

    
XC3S100E4TQG144C
 制造商:Xilinx 功能描述:

    

    
XC3S100E-4TQG144C
功能描述:IC SPARTAN-3E FPGA 100K 144-TQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Spartan®-3E 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計(jì):221184 輸入/輸出數(shù):244 門(mén)數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA（23x23） 其它名稱(chēng):220-1241

    

    
XC3S100E-4TQG144CS1
 制造商:Xilinx 功能描述:XLXXC3S100E-4TQG144CS1 IC LOGIC CELLS

    

    
XC3S100E-4TQG144I
功能描述:IC FPGA SPARTAN-3E 100K 144-TQFP RoHS:是 類(lèi)別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:Spartan®-3E 標(biāo)準(zhǔn)包裝:60 系列:XP LAB/CLB數(shù):- 邏輯元件/單元數(shù):10000 RAM 位總計(jì):221184 輸入/輸出數(shù):244 門(mén)數(shù):- 電源電壓:1.71 V ~ 3.465 V 安裝類(lèi)型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:388-BBGA 供應(yīng)商設(shè)備封裝:388-FPBGA（23x23） 其它名稱(chēng):220-1241

    

    
XC3S100E-4VQ100C
 制造商:Xilinx 功能描述:FPGA SPARTAN-3E 100K GATES 2160 CELLS 572MHZ 90NM 1.2V 100VT - Trays 制造商:Xilinx 功能描述:XLXXC3S100E-4VQ100C IC LOGIC CELLS

    

    
    
    
    
	
    	
    
    
     
     
    發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。
    
 
     
    

   	  
    
     

    
                    			    				      
    
                
    
                  
    
                    
                    
    
                      
    
                      
                      
    采購(gòu)需求
      (若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                      
                      
    發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)
    
                       
                        
    
                                
                                
    
                                    *型號(hào)
                                    *數(shù)量
                                    廠商
                                    批號(hào)
                                    封裝
                                  
    
                                    
                                
                                
    
                                    
                                        
    
                                            
                                            
                                        
    
                                        		
                                     
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                    
                                        
    
                                        		
                                  
    
                                  
                                   
                                    
                            
    
                             
                             
							                            
    
                          添加更多采購(gòu)
    
                      
    
                      
                      
    
                      
                      
    我的聯(lián)系方式
    
                     
                     
                       
    
                                
                                
                                
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                        
                                    
                                    
                                  
    
                                  
                                  
    
                                    
                                         *