- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄4189 > XC2V8000-4FFG1517C (Xilinx Inc)IC FPGA VIRTEX-II 8M 1517-FBGA PDF資料下載
參數(shù)資料
| 型號： | XC2V8000-4FFG1517C |
| 廠商： | Xilinx Inc |
| 文件頁數(shù)： | 306/318頁 |
| 文件大小： | 0K |
| 描述： | IC FPGA VIRTEX-II 8M 1517-FBGA |
| 產(chǎn)品變化通告： | FPGA Family Discontinuation 18/Apr/2011 |
| 標準包裝： | 1 |
| 系列： | Virtex®-II |
| LAB/CLB數(shù)： | 11648 |
| RAM 位總計： | 3096576 |
| 輸入/輸出數(shù)： | 1108 |
| 門數(shù)： | 8000000 |
| 電源電壓： | 1.425 V ~ 1.575 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 1517-BBGA，F(xiàn)CBGA |
| 供應(yīng)商設(shè)備封裝： | 1517-FCBGA（40x40） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁當(dāng)前第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
Virtex-II Platform FPGAs: DC and Switching Characteristics
R
DS031-3 (v3.5) November 5, 2007
Module 3 of 4
Product Specification
40
Table 47: Sample Window
Description
Symbol
Device
Speed Grade
Units
-6
-5
-4
Sampling Error at Receiver Pins(1)
TSAMP
XC2V40
500
550
ps
XC2V80
500
550
ps
XC2V250
500
550
ps
XC2V500
500
550
ps
XC2V1000
500
550
ps
XC2V1500
500
550
ps
XC2V2000
500
550
ps
XC2V3000
500
550
ps
XC2V4000
500
550
ps
XC2V6000
500
550
ps
XC2V8000
500
550
ps
Notes:
1.
This parameter indicates the total sampling error of Virtex-II DDR input registers across voltage, temperature, and process. The
characterization methodology uses the DCM to capture the DDR input registers’ edges of operation. These measurements include:
- CLK0 and CLK180 DCM jitter
- Worst-case Duty-Cycle Distortion - TDCD_CLK180
- DCM accuracy (phase offset)
- DCM phase shift resolution.
These measurements do not include package or clock tree skew.
Table 48: Pin-to-Pin Setup/Hold: Source-Synchronous Configuration
Description
Symbol
Device
Speed Grade
Units
-6
-5
-4
Data Input Set-Up and Hold Times Relative to a Forwarded
Clock Input Pin, Using DCM and Global Clock Buffer.
For situations where clock and data inputs conform to
different standards, adjust the setup and hold values
accordingly using the values shown in IOB Input Switching
No Delay
Global Clock and IFF with DCM
TPSDCM/
TPHDCM
XC2V40
0.2/0.5
ns
XC2V80
0.2/0.5
ns
XC2V250
0.2/0.5
ns
XC2V500
0.2/0.5
ns
XC2V1000
0.2/0.5
ns
XC2V1500
0.2/0.5
ns
XC2V2000
0.2/0.5
ns
XC2V3000
0.2/0.5
0.2/0.6
ns
XC2V4000
0.2/0.5
0.2/0.6
ns
XC2V6000
0.2/0.5
0.2/0.6
ns
XC2V8000
0.2/0.6
0.2/0.7
ns
Notes:
1.
IFF = Input Flip-Flop
2.
The timing values were measured using the fine-phase adjustment feature of the DCM.
3.
The worst-case duty-cycle distortion and DCM jitter on CLK0 and CLK180 is included in these measurements.
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。