參數(shù)資料
型號(hào)： XC2V6000-4FF1152I
廠商： Xilinx Inc
文件頁(yè)數(shù)： 290/318頁(yè)
文件大?。?/td> 0K
描述： IC FPGA VIRTEX-II 1152FCBGA
產(chǎn)品變化通告： FPGA Family Discontinuation 18/Apr/2011
標(biāo)準(zhǔn)包裝： 24
系列： Virtex®-II
LAB/CLB數(shù)： 8448
RAM 位總計(jì)： 2654208
輸入/輸出數(shù)： 824
門數(shù)： 6000000
電源電壓： 1.425 V ~ 1.575 V
安裝類型： 表面貼裝
工作溫度： -40°C ~ 100°C
封裝/外殼： 1152-BBGA，F(xiàn)CBGA
供應(yīng)商設(shè)備封裝： 1152-FCBGA（35x35）
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)當(dāng)前第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)第305頁(yè)第306頁(yè)第307頁(yè)第308頁(yè)第309頁(yè)第310頁(yè)第311頁(yè)第312頁(yè)第313頁(yè)第314頁(yè)第315頁(yè)第316頁(yè)第317頁(yè)第318頁(yè)
Virtex-II Platform FPGAs: DC and Switching Characteristics
R
DS031-3 (v3.5) November 5, 2007
Module 3 of 4
Product Specification
25
Table 27: Enhanced Pipelined Multiplier Switching Characteristics
Description
Symbol
Speed Grade
Units
-6
-5
-4
Setup and Hold Times Before/After Clock
Data Inputs
TMULIDCK/TMULCKID
3.00/0.00
3.45/0.00
3.89/0.00
ns, Max
Clock Enable
TMULIDCK_CE/TMULCKID_CE
0.72/0.00
0.80/0.00
0.86/0.00
ns, Max
Reset
TMULIDCK_RST/TMULCKID_RST
0.72/0.00
0.80/0.00
0.86/0.00
ns, Max
Clock to Output Pin
Clock to Pin 35
TMULTCK1_P35
3.05
3.25
3.74
ns, Max
Clock to Pin 34
TMULTCK1_P34
2.95
3.14
3.61
ns, Max
Clock to Pin 33
TMULTCK1_P33
2.85
3.04
3.49
ns, Max
Clock to Pin 32
TMULTCK1_P32
2.76
2.93
3.37
ns, Max
Clock to Pin 31
TMULTCK1_P31
2.66
2.82
3.25
ns, Max
Clock to Pin 30
TMULTCK1_P30
2.56
2.72
3.12
ns, Max
Clock to Pin 29
TMULTCK1_P29
2.47
2.61
3.00
ns, Max
Clock to Pin 28
TMULTCK1_P28
2.37
2.50
2.88
ns, Max
Clock to Pin 27
TMULTCK1_P27
2.27
2.40
2.75
ns, Max
Clock to Pin 26
TMULTCK1_P26
2.17
2.29
2.63
ns, Max
Clock to Pin 25
TMULTCK1_P25
2.08
2.18
2.51
ns, Max
Clock to Pin 24
TMULTCK1_P24
1.98
2.07
2.38
ns, Max
Clock to Pin 23
TMULTCK1_P23
1.88
1.97
2.26
ns, Max
Clock to Pin 22
TMULTCK1_P22
1.79
1.86
2.14
ns, Max
Clock to Pin 21
TMULTCK1_P21
1.69
1.75
2.02
ns, Max
Clock to Pin 20
TMULTCK1_P20
1.59
1.65
1.89
ns, Max
Clock to Pin 19
TMULTCK1_P19
1.50
1.54
1.77
ns, Max
Clock to Pin 18
TMULTCK1_P18
1.40
1.43
1.65
ns, Max
Clock to Pin 17
TMULTCK1_P17
1.30
1.33
1.52
ns, Max
Clock to Pin 16
TMULTCK1_P16
1.20
1.22
1.40
ns, Max
Clock to Pin 15
TMULTCK1_P15
1.11
1.28
ns, Max
Clock to Pin 14
TMULTCK1_P14
1.01
1.00
1.15
ns, Max
Clock to Pin 13
TMULTCK1_P13
0.91
1.00
1.15
ns, Max
Clock to Pin 12
TMULTCK1_P12
0.91
1.00
1.15
ns, Max
Clock to Pin 11
TMULTCK1_P11
0.91
1.00
1.15
ns, Max
Clock to Pin 10
TMULTCK1_P10
0.91
1.00
1.15
ns, Max
Clock to Pin 9
TMULTCK1_P9
0.91
1.00
1.15
ns, Max
Clock to Pin 8
TMULTCK1_P8
0.91
1.00
1.15
ns, Max
Clock to Pin 7
TMULTCK1_P7
0.91
1.00
1.15
ns, Max
Clock to Pin 6
TMULTCK1_P6
0.91
1.00
1.15
ns, Max
Clock to Pin 5
TMULTCK1_P5
0.91
1.00
1.15
ns, Max
Clock to Pin 4
TMULTCK1_P4
0.91
1.00
1.15
ns, Max
Clock to Pin 3
TMULTCK1_P3
0.91
1.00
1.15
ns, Max
Clock to Pin 2
TMULTCK1_P2
0.91
1.00
1.15
ns, Max
Clock to Pin 1
TMULTCK1_P1
0.91
1.00
1.15
ns, Max
Clock to Pin 0
TMULTCK1_P0
0.91
1.00
1.15
ns, Max
相關(guān)PDF資料
PDF描述
XC2V6000-4BFG957I IC FPGA VIRTEX-II 957FCBGA
XC2V6000-4BF957I IC FPGA VIRTEX-II 957FCBGA
XC2V6000-4FF1517I IC FPGA VIRTEX-II 1517FCBGA
XC2V6000-5FFG1517C IC FPGA VIRTEX-II 6M 1517-FBGA
IDT71V256SA15YGI IC SRAM 256KBIT 15NS 28SOJ
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC2V6000-4FF1517CES 制造商:Xilinx 功能描述:
XC2V6000-4FF1517I 功能描述:IC FPGA VIRTEX-II 1517FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC2V6000-4FFG1152C 功能描述:IC VIRTEX-II FPGA 6M 1152-FCBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC2V6000-4FFG1152I 功能描述:IC FPGA VIRTEX-II 6M 1152-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
XC2V6000-4FFG1517C 功能描述:IC FPGA VIRTEX-II 6M 1517-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:XC4000(E,L) Discontinuation 01/April/2002 標(biāo)準(zhǔn)包裝:24 系列:XC4000E/X LAB/CLB數(shù):100 邏輯元件/單元數(shù):238 RAM 位總計(jì):3200 輸入/輸出數(shù):80 門數(shù):3000 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:120-BCBGA 供應(yīng)商設(shè)備封裝:120-CPGA（34.55x34.55）
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*