• <dd id="tzj5d"><acronym id="tzj5d"><rp id="tzj5d"></rp></acronym></dd>
    <code id="tzj5d"><optgroup id="tzj5d"></optgroup></code>
      • <wbr id="tzj5d"><tt id="tzj5d"><dfn id="tzj5d"></dfn></tt></wbr>
      <ins id="tzj5d"><label id="tzj5d"><input id="tzj5d"></input></label></ins>
      • <wbr id="tzj5d"><table id="tzj5d"></table></wbr>
      <thead id="tzj5d"></thead>
      • <dl id="tzj5d"></dl>
              


      
    



      

      
  
      
    
    
    
      
      
    
      
  
      
  
  

      





      


      
 
 




 
 


      

    
      


      參數(shù)資料
      

      


      


      
型號：
XC2V2000-5BGG575I

      

      
廠商：
Xilinx Inc

      

      
文件頁數(shù)：
68/318頁

      

      
文件大?。?/td>
0K

      

      
描述：
IC FPGA VIRTEX-II 2M 575-MBGA

      

      
產(chǎn)品變化通告：
FPGA Family Discontinuation 18/Apr/2011
      		

      

      
標(biāo)準(zhǔn)包裝：
1

      

      
系列：
Virtex®-II

      

      
LAB/CLB數(shù)：
2688
      		

      

      
RAM 位總計：
1032192
      		

      

      
輸入/輸出數(shù)：
408
      		

      

      
門數(shù)：
2000000
      		

      

      
電源電壓：
1.425 V ~ 1.575 V
      		

      

      
安裝類型：
表面貼裝
      		

      

      
工作溫度：
-40°C ~ 100°C
      		

      

      
封裝/外殼：
575-BBGA
      		

      

      
供應(yīng)商設(shè)備封裝：
575-BGA（31x31）
      		

      

      

      

	
      
    
    
      第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當(dāng)前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁
      

    
      
	
      Virtex-II Platform FPGAs: Functional Description
      R
      DS031-2 (v3.5) November 5, 2007
      Module 2 of 4
      Product Specification
      8
      Digitally Controlled Impedance (DCI)
      Today’s chip output signals with fast edge rates require ter-
      mination to prevent reflections and maintain signal integrity.
      High pin count packages (especially ball grid arrays) can
      not accommodate external termination resistors.
      Virtex-II XCITE DCI provides controlled impedance drivers
      and on-chip termination for single-ended and differential
      I/Os. This eliminates the need for external resistors, and
      improves signal integrity. The DCI feature can be used on
      any IOB by selecting one of the DCI I/O standards.
      When applied to inputs, DCI provides input parallel termina-
      tion. When applied to outputs, DCI provides controlled
      impedance drivers (series termination) or output parallel
      termination.
      DCI operates independently on each I/O bank. When a DCI
      I/O standard is used in a particular I/O bank, external refer-
      ence resistors must be connected to two dual-function pins
      on the bank. These resistors, voltage reference of N transis-
      tor (VRN) and the voltage reference of P transistor (VRP)
      are shown in Figure 9.
      When used with a terminated I/O standard, the value of
      resistors are specified by the standard (typically 50
      Ω).
      When used with a controlled impedance driver, the resistors
      set the output impedance of the driver within the specified
      range (25
      Ω to 100Ω). For all series and parallel termina-
      tions listed in Table 6 and Table 7, the reference resistors
      must have the same value for any given bank. One percent
      resistors are recommended.
      The DCI system adjusts the I/O impedance to match the two
      external reference resistors, or half of the reference resis-
      tors, and compensates for impedance changes due to volt-
      age and/or temperature fluctuations. The adjustment is
      done by turning parallel transistors in the IOB on or off.
      Controlled Impedance Drivers (Series Term.)
      DCI can be used to provide a buffer with a controlled output
      impedance. It is desirable for this output impedance to
      match the transmission line impedance (Z0). Virtex-II input
      buffers also support LVDCI and LVDCI_DV2 I/O standards.
      Controlled Impedance Drivers (Parallel)
      DCI also provides on-chip termination for SSTL3, SSTL2,
      HSTL (Class I, II, III, or IV), and GTL/GTLP receivers or
      transmitters on bidirectional lines.
      Table 7 and Table 8 list the on-chip parallel terminations avail-
      able in Virtex-II devices. VCCO must be set according to
      Table 3. Note that there is a VCCO requirement for GTL_DCI
      and GTLP_DCI, due to the on-chip termination resistor.
      Figure 9: DCI in a Virtex-II Bank
      DS031_50_101200
      VCCO
      GND
      DCI
      VRN
      VRP
      1 Bank
      RREF (1%)
      Figure 10: Internal Series Termination
      Table 6: SelectI/O-Ultra Controlled Impedance Buffers
      VCCO
      DCI
      DCI Half Impedance
      3.3 V
      LVDCI_33
      LVDCI_DV2_33
      2.5 V
      LVDCI_25
      LVDCI_DV2_25
      1.8 V
      LVDCI_18
      LVDCI_DV2_18
      1.5 V
      LVDCI_15
      LVDCI_DV2_15
      Table 7: SelectI/O-Ultra Buffers With On-Chip Parallel
      Termination
      I/O Standard
      Description
      IOSTANDARD Attribute
      External
      Termination
      On-Chip
      Termination
      SSTL3 Class I
      SSTL3_I
      SSTL3_I_DCI(1)
      SSTL3 Class II
      SSTL3_II
      SSTL3_II_DCI(1)
      SSTL2 Class I
      SSTL2_I
      SSTL2_I_DCI(1)
      SSTL2 Class II
      SSTL2_II
      SSTL2_II_DCI(1)
      HSTL Class I
      HSTL_I
      HSTL_I_DCI
      HSTL Class II
      HSTL_II
      HSTL_II_DCI
      HSTL Class III
      HSTL_III
      HSTL_III_DCI
      HSTL Class IV
      HSTL_IV
      HSTL_IV_DCI
      GTL
      GTL_DCI
      GTLP
      GTLP_DCI
      Notes:
      1.
      SSTL-compatible
      Z
      IOB
      Z
      Virtex-II DCI
      DS031_51_110600
      VCCO = 3.3 V, 2.5 V, 1.8 V or 1.5 V
      
    
      
    
    
      


      


      

      相關(guān)PDF資料
      		

      PDF描述
      		

      
      

      
XC6VLX75T-2FF784I
IC FPGA VIRTEX-6LXT 784FFBGA

      

      
XC6VLX75T-L1FF784I
IC FPGA VIRTEX-6LXT 784FFBGA

      

      
XC6VLX75T-3FFG784C
IC FPGA VIRTEX 6 74K 784FFGBGA

      

      
XC6VLX75T-2FFG784I
IC FPGA VIRTEX 6 74K 784FFGBGA

      

      
XCV405E-7BG560C
IC FPGA 1.8V C-TEMP 560-MBGA

      

      

      

      


      


      

      相關(guān)代理商/技術(shù)參數(shù)
      		

      參數(shù)描述
      		

      
      

      
XC2V2000-5CS144C
 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II Platform FPGAs: Complete Data Sheet

      

      
XC2V2000-5CS144I
 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II Platform FPGAs: Complete Data Sheet

      

      
XC2V2000-5FF896C
 制造商:XILINX 制造商全稱:XILINX 功能描述:Virtex-II 1.5V Field-Programmable Gate Arrays

      

      
XC2V2000-5FF896I
功能描述:IC FPGA VIRTEX-II 896FCBGA RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5

      

      
XC2V2000-5FFG896C
功能描述:IC FPGA VIRTEX-II 2M 896-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:Virtex®-II 產(chǎn)品變化通告:Step Intro and Pkg Change 11/March/2008 標(biāo)準(zhǔn)包裝:1 系列:Virtex®-5 SXT LAB/CLB數(shù):4080 邏輯元件/單元數(shù):52224 RAM 位總計:4866048 輸入/輸出數(shù):480 門數(shù):- 電源電壓:0.95 V ~ 1.05 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 100°C 封裝/外殼:1136-BBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:1136-FCBGA 配用:568-5088-ND - BOARD DEMO DAC1408D750122-1796-ND - EVALUATION PLATFORM VIRTEX-5

      

      
    
    
    
	
      	
    
    
     
     
      發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。
      
 
     
      

   	  
      
     

      
                    			    				      
      
                
      
                  
      
                    
                    
      
                      
      
                      
                      
      采購需求
        (若只采購一條型號，填寫一行即可)
      
                      
                      
      發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價
      
                      
                      
      發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價
      
                       
                        
      
                                
                                
      
                                    *型號
                                    *數(shù)量
                                    廠商
                                    批號
                                    封裝
                                  
      
                                      
                                
                                
      
                                    
                                        
      
                                            
                                            
                                        
      
                                          		
                                     
                                    
                                        
      
                                          		
                                    
                                        
      
                                          		
                                    
                                        
      
                                          		
                                    
                                        
      
                                          		
                                  
      
                                  
                                   
                                      
                            
      
                             
                             
							                            
      
                          添加更多采購
      
                      
      
                      
                      
      
                      
                      
      我的聯(lián)系方式
      
                     
                     
                       
      
                                
                                
                                
      
                                    
                                         *
                                    
                                    
                                  
      
                                  
                                  
      
                                    
                                         *
                                    
                                    
                                  
      
                                  
                                  
      
                                    
                                        
                                    
                                    
                                  
      
                                  
                                  
      
                                    
                                         *