- 您現(xiàn)在的位置：買(mǎi)賣(mài)IC網(wǎng) > PDF目錄382726 > UT7C139C55WCC SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC PDF資料下載
參數(shù)資料
| 型號(hào)： | UT7C139C55WCC |
| 英文描述： | SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC |
| 中文描述： | 靜態(tài)存儲(chǔ)器| 4KX9 |的CMOS | RAD數(shù)據(jù)通信硬| QFL | 68PIN |陶瓷 |
| 文件頁(yè)數(shù)： | 11/21頁(yè) |
| 文件大?。?/td> | 272K |
| 代理商： | UT7C139C55WCC |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)當(dāng)前第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)
11
Address
CE
R/W
Data in
t
WC
t
SCE
t
AW
t
PWE
t
SA
t
SD
DATA
VALID
t
HA
t
LZWE
t
HD
t
HZWE
HIGH
IMPEDANCE
Figure 4b. Write Cycle 2: R/W Three-States Data I/Os (Either Port)
Assumptions:
1.
The internal write time of memory is defined by the overlap of CE
LOW and R/W LOW. Both signals must be LOW to initialize a write,
and either signal can terminate a write by going HIGH. The data input
set-up and hold timing should be referenced to the rising edge of the sig-
nal that terminates the write.
2. R/W must be HIGH during all address transactions.
3. Data I/O pins enter high impedance even if OE is held LOW during
write.
Data out
t
WHWL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UT7C139C55WCX | SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC |
| UT7C139C55WPA | x9 Dual-Port SRAM |
| UT7C139C55WPC | x9 Dual-Port SRAM |
| UT7C139C55WPX | x9 Dual-Port SRAM |
| UT7M628-70PBH | x16 ROM (Mask Programmable) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UT7C139C55WCX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SRAM|4KX9|CMOS| RAD HARD|QFL|68PIN|CERAMIC |
| UT7C139C55WPA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Dual-Port SRAM |
| UT7C139C55WPC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Dual-Port SRAM |
| UT7C139C55WPX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x9 Dual-Port SRAM |
| UT7Q512 | 制造商:AEROFLEX 制造商全稱:AEROFLEX 功能描述:512K x 8 SRAM |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。