- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄382726 > UT7C138C45GCC SRAM|4KX8|CMOS| RAD HARD|PGA|68PIN|CERAMIC PDF資料下載
參數(shù)資料
| 型號： | UT7C138C45GCC |
| 英文描述： | SRAM|4KX8|CMOS| RAD HARD|PGA|68PIN|CERAMIC |
| 中文描述： | 靜態(tài)存儲器| 4KX8 |的CMOS | RAD數(shù)據(jù)通信硬|美巡賽| 68PIN |陶瓷 |
| 文件頁數(shù)： | 9/21頁 |
| 文件大?。?/td> | 272K |
| 代理商： | UT7C138C45GCC |
9
AC CHARACTERISTICS WRITE CYCLE
1
(V
DD
= 5.0V±10%)
Notes:
1. For information on part-to-part delay through DPRAM cells from writing port to reading port, refer to Read Timing with Port-to-Port Delay waveform (see figure 3c).
SYMBOL
PARAMETER
7C138 - 45
7C139 - 45
MIN MAX
7C138 - 55
7C139 - 55
MIN MAX
UNIT
t
WC
Write cycle time
45
55
ns
t
SCE
CE LOW to write end
40
50
ns
t
AW
Address set-up to write end
40
50
ns
t
HA
Address hold from write end
0
0
ns
t
SA
Address set-up to write start
0
0
ns
t
PWE
Write pulse width
40
50
ns
t
SD
Data set-up to write end
40
50
ns
t
HD
Data hold from write end
0
0
ns
t
HZWE
R/W LOW to high Z
20
20
ns
t
LZWE
R/W HIGH to low Z
0
0
ns
t
WDD
Write pulse to data delay
95
105
ns
t
DDD
Write data valid to read data valid
95
105
ns
t
WHWL
Write disable time
5
5
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UT7C138C45GCX | SRAM|4KX8|CMOS| RAD HARD|PGA|68PIN|CERAMIC |
| UT7C138C45GPA | x8 Dual-Port SRAM |
| UT7C138C45GPC | x8 Dual-Port SRAM |
| UT7C138C45GPX | x8 Dual-Port SRAM |
| UT7C138C45WCA | SRAM|4KX8|CMOS| RAD HARD|QFL|68PIN|CERAMIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UT7C138C45GCX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SRAM|4KX8|CMOS| RAD HARD|PGA|68PIN|CERAMIC |
| UT7C138C45GPA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Dual-Port SRAM |
| UT7C138C45GPC | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Dual-Port SRAM |
| UT7C138C45GPX | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Dual-Port SRAM |
| UT7C138C45WCA | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:SRAM|4KX8|CMOS| RAD HARD|QFL|68PIN|CERAMIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。