- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄361593 > UPSD3253AV-40T1 (意法半導體) Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM PDF資料下載
參數(shù)資料
| 型號： | UPSD3253AV-40T1 |
| 廠商： | 意法半導體 |
| 英文描述： | Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| 中文描述： | 閃存可編程系統(tǒng)設備與8032微控制器核心和256Kbit的SRAM |
| 文件頁數(shù)： | 89/176頁 |
| 文件大?。?/td> | 1214K |
| 代理商： | UPSD3253AV-40T1 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁當前第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁
89/176
μPSD325X DEVICES
DDC2B Protocol
DDC2B is constructed based on the Philips I
2
C in-
terface. However, in the level of DDC2B, PC host
is fixed as the master and the monitor is always re-
garded as the slave. Both master and slave can be
operated as a transmitter or receiver, but the mas-
ter device determines which mode is activated. In
this protocol, address pointer is also used.
According to DDC2B specification, A0 (for WRITE
Mode) and A1 (for READ Mode) are assigned as
the default address of monitors.
The reception of the incoming data in WRITE
Mode or the updating of the outgoing data in
READ Mode should be finished within the speci-
fied time limit. If software in the
slave’s side cannot
react to the master in time, based on I
2
C protocol,
SCL pin can be stretched low to inhibit the further
action from the master. The transaction can be
proceeded in either byte or burst format.
Figure 43. Conceptual Structure of the DDC Interface
AI06645
DDC Interrupt
vector address
( 0023H )
DDC2B/DDC2AB
Utilities
DDC2B
Utilities
DDC1.
DDC2B
Utilities
Check Mode flag in DDCCON
Mode = 1 Mode = 1 Mode = 0
I2C
ServiceRoutines
I2C interface
(H/W)
DDC Transmitter
(H/W)
DDC2B/DDC2AB
commandeceived
DDC2B
SWENB =1
SWENB =0
SWENB =1
相關PDF資料 |
PDF描述 |
|---|---|
| UPSD3253AV-40T1T | Two and Three Channel Codewheels |
| UPSD3253AV-40T6 | Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| UPSD3253AV-40T6T | Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| UPSD3253AV-40U1T | Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| UPSD3253AV-40U6 | Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| UPSD3253AV-40T1T | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| UPSD3253AV-40T6 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| UPSD3253AV-40T6T | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| UPSD3253AV-40U1 | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
| UPSD3253AV-40U1T | 制造商:STMICROELECTRONICS 制造商全稱:STMicroelectronics 功能描述:Flash Programmable System Devices with 8032 Microcontroller Core and 256Kbit SRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。