- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378734 > UPD16680 (NEC Corp.) 1/53, 1/40 DUTY, LCD CONTROLLER/DRIVER WITH BUILT-IN RAM PDF資料下載
參數(shù)資料
| 型號： | UPD16680 |
| 廠商： | NEC Corp. |
| 英文描述： | 1/53, 1/40 DUTY, LCD CONTROLLER/DRIVER WITH BUILT-IN RAM |
| 中文描述： | 1 / 53，1 / 40的責(zé)任，LCD控制器/驅(qū)動，配有內(nèi)存 |
| 文件頁數(shù)： | 38/44頁 |
| 文件大?。?/td> | 290K |
| 代理商： | UPD16680 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當(dāng)前第38頁第39頁第40頁第41頁第42頁第43頁第44頁
Data Sheet S12694EJ2V0DS00
38
μ
PD16680
Required conditions for timing
(Unless otherwise specified, T
A
= –40 to +85
°
C, V
DD
= 2.7 to 3.3 V)
1. Common
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
Clock frequency
f
OSC
OSC
IN
external clock
20
32
50
kHz
High-level clock pulse width
t
WHC1
OSC
IN
external clock
10
25
μ
s
Low -level clock pulse width
t
WLC1
OSC
IN
external clock
10
25
μ
s
High-level clock pulse width
t
WHC2
OSC
BRI
external clock
400
ns
Low -level clock pulse width
Rise/Fall time
t
WLC2
OSC
BRI
external clock
400
ns
t
r
, t
f
OSC
BRI
external clock
100
ns
Reset pulse width
t
WRE
/RESET pin
50
μ
s
Remark
The TYP. value is a reference value when T
A
=+25
°
C.
2. Serial interface
Parameter
Synbol
Conditions
MIN.
TYP.
MAX.
Unit
Shift clock cycle
t
CYK
SCK
900
ns
High-level shift clock pulse width
t
WHK
SCK
295
ns
Low-level shift clock pulse width
t
WLK
SCK
295
ns
Shift clock hold time
Data setup time
t
HSTBK
STB
↓
→
SCK
↓
400
ns
t
DS1
DATA
→
SCK
↑
40
ns
Data hold time
t
DH1
SCK
↑
→
DATA
40
ns
STB hold time
t
HKSTB
SCK
↑
→
STB
↑
400
ns
STB pulse width
t
WSTB
210
ns
Wait time
Note
t
WAIT
8th CLK
↑
→
1st CLK
↓
100
ns
Note
See
11.1.3 Transmission (Command/Data read)
.
3. Parallel interface
Parameter
Symbol
Conditions
MIN.
TYP.
MAX.
Unit
Enable cycle time
t
CYCE
E
↑
→
E
↑
900
ns
High-level enable pulse width
t
WHE
E
295
ns
Low-level enable pulse width
STB pulse width
t
WLE
E
295
ns
t
WSTB
210
ns
STB hold time
t
HKSTB
400
ns
Enable hold time
t
HSTBK
400
ns
Data setup time
t
DS2
D
0
to
D
7
→
E
↑
40
ns
Data hold time
t
DH2
D
0
to D
7
→
E
↓
40
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| UPD16680P | 1/53, 1/40 DUTY, LCD CONTROLLER/DRIVER WITH BUILT-IN RAM |
| UPD16680W | 1/53, 1/40 DUTY, LCD CONTROLLER/DRIVER WITH BUILT-IN RAM |
| UPD16681P-011 | LCD CONTROLLER/DRIVER FOR DOT MATRIX DISPLAY OF JIS LEVEL 1 AND JIS LEVEL 2 KANJI SETS |
| UPD16681 | LCD CONTROLLER/DRIVER FOR DOT MATRIX DISPLAY OF JIS LEVEL 1 AND JIS LEVEL 2 KANJI SETS |
| UPD16681W-011 | LCD CONTROLLER/DRIVER FOR DOT MATRIX DISPLAY OF JIS LEVEL 1 AND JIS LEVEL 2 KANJI SETS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| UPD16680P | 制造商:NEC 制造商全稱:NEC 功能描述:1/53, 1/40 DUTY, LCD CONTROLLER/DRIVER WITH BUILT-IN RAM |
| UPD16680W | 制造商:NEC 制造商全稱:NEC 功能描述:1/53, 1/40 DUTY, LCD CONTROLLER/DRIVER WITH BUILT-IN RAM |
| UPD16681 | 制造商:NEC 制造商全稱:NEC 功能描述:LCD CONTROLLER/DRIVER FOR DOT MATRIX DISPLAY OF JIS LEVEL 1 AND JIS LEVEL 2 KANJI SETS |
| UPD16681A | 制造商:NEC 制造商全稱:NEC 功能描述:LCD CONTROLLER/DRIVER FOR DOT MATRIX DISPLAY OF JIS LEVEL 1 AND JIS LEVEL 2 KANJI SETS |
| UPD16681A-001 | 制造商:NEC 制造商全稱:NEC 功能描述:LCD CONTROLLER/DRIVER FOR DOT MATRIX DISPLAY OF JIS LEVEL 1 AND JIS LEVEL 2 KANJI SETS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。