- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄373715 > TS68EN360DES02MXCL (ATMEL CORP) 32-bit Quad Integrated Communication Controller PDF資料下載
參數(shù)資料
| 型號： | TS68EN360DES02MXCL |
| 廠商： | ATMEL CORP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-bit Quad Integrated Communication Controller |
| 中文描述： | RISC PROCESSOR, CPGA241 |
| 封裝： | CAVITY UP, CERAMIC, PGA-241 |
| 文件頁數(shù)： | 20/82頁 |
| 文件大?。?/td> | 874K |
| 代理商： | TS68EN360DES02MXCL |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁
20
TS68EN360
2113A–HIREL–03/02
20
CLKO1HightoR/WLow
t
CHRL
3
20
3
15
ns
21
(10)
R/WHightoAS,CSx,OEAsserted
t
RAAA
10
-
7.5
-
ns
21A
(11)
R/WHightoCSxAsserted
t
RACA
30
-
-
ns
22
R/WLowtoDSAsserted(Write)
t
RASA
47
-
36
-
ns
23
CLKO1HightoData-Out
t
CHDO
-
23
-
18
ns
23A
CLKO1HightoParityValid
t
CHPV
-
25
-
20
ns
23B
ParityValidtoCASLow
t
PVCL
3
-
3
-
ns
24
(12)
Data-Out,Parity-OutValidtoNegatingEdgeofAS,
CSx,WE,(FastTerminationWrite)
t
DVASN
10
-
7.5
-
ns
25
(12)
DS,CSX,WENegatedtoData-Out,Parity-Out
Invalid(Data-Out,Parity-OutHold)
t
SNDOI
10
-
7.5
-
ns
25A
(13)
CSxNegatedtoData-Out,Parity-OutInvalid(Data-
Out,Parity-OutHold)
t
CNDOI
35
-
25
-
ns
26
Data-Out,Parity-OutValidtoDSAsserted(Write)
t
DVSA
10
-
7.5
-
ns
27
(15)
Data-In,Parity-IntoCLKO1Low(Data-Setup)
t
DICL
1
-
1
-
ns
27B
(14)
Data-In,Parity-InValidtoCLKO1Low(Data-Setup)
t
DICL
20
-
15
-
ns
27A
LateBERR,HALT,BKPTAssertedtoCLKO1Low
(SetupTime)
t
BELCL
10
-
7.5
-
ns
28
(18)
AS,DSNegatedtoDSACKx,BERR,HALT
Negated
t
SNDN
0
50
0
37.5
ns
29
(4)
DS,CSx,OE,NegatedtoData-InParity-InInvalid
(Data-In,Parity-InHold)
t
SNDI
0
-
0
-
ns
29A
(4)
DS,CSx,OENegatedtoData-InHighImpedance
t
SHDI
-
40
-
30
ns
30
(4)
CLKO1LowtoData-In,Parity-InInvalid(Fast
TerminationHold)
t
CLDI
10
-
7.5
-
ns
30A
(4)
CLKO1LowtoData-InHighImpedance
t
CLDH
-
60
-
45
ns
31
(5)(15)
DSACKxAssertedtoData-in,Parity-InValid
t
DADI
-
32
-
24
ns
31A
DSACKxAssertedtoDSACKxValid(Skew)
t
DADV
-
10
-
7.5
ns
31B
(5)(14)
DSACKxAssertedtoData-in,Parity-InValid
t
DADI
-
35
-
26
ns
32
HALTanRESETInputTransitionTime
t
HRrf
-
140
-
ns
33
CLKO1HightoBGAsserted
t
CLBA
-
20
-
15
ns
34
CLKO1HightoBGNegated
t
CLBN
-
20
22.5
15
ns
35
(6)
BRAssertedtoBGAsserted(RMCNotAsserted)
t
BRAGA
1
-
1
-
CLKO1
37
BGACKAssertedtoBGNegated
t
GAGN
1
2.5
1
2.5
CLKO1
39
BGWidthNegated
t
GH
2
-
2
-
CLKO1
39A
BGWidthAsserted
t
GA
1
-
1
-
CLKO1
BusOperationACTimingSpecifications(Continued)
GND=0Vdc,T
C
=-55to+125
°
C.Theelectricalspecificationsinthisdocumentarepreliminary
(SeeFigure7toFigure23).
Number
Characteristic
Symbol
25MHz
33.34MHz
Unit
Min
Max
Min
Max
相關PDF資料 |
PDF描述 |
|---|---|
| TS68EN360MA25L | 32-bit Quad Integrated Communication Controller |
| TS68EN360MA33L | 32-bit Quad Integrated Communication Controller |
| TS68EN360DES01MXAL | 32-bit Quad Integrated Communication Controller |
| TS68EN360DES01MYAL | 32-bit Quad Integrated Communication Controller |
| TS68EN360DES02MXAL | 32-bit Quad Integrated Communication Controller |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| TS68EN360DES02MYAL | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:32-bit Quad Integrated Communication Controller |
| TS68EN360MA25L | 制造商:e2v technologies 功能描述:TS68EN360MA25L - Trays |
| TS68EN360MA33L | 制造商:e2v technologies 功能描述:TS68EN360MA33L - Trays |
| TS68EN360MAB/C25L | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:32-bit Quad Integrated Communication Controller |
| TS68EN360MAB/C33L | 制造商:ATMEL 制造商全稱:ATMEL Corporation 功能描述:32-bit Quad Integrated Communication Controller |
發(fā)布緊急采購，3分鐘左右您將得到回復。