- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄365834 > TMX320LF2403APAGA DSP|16-BIT|CMOS|TQFP|64PIN|PLASTIC PDF資料下載
參數(shù)資料
| 型號(hào)： | TMX320LF2403APAGA |
| 英文描述： | DSP|16-BIT|CMOS|TQFP|64PIN|PLASTIC |
| 中文描述： | 數(shù)字信號(hào)處理器| 16位|的CMOS | TQFP封裝| 64管腳|塑料 |
| 文件頁(yè)數(shù)： | 82/132頁(yè) |
| 文件大?。?/td> | 1707K |
| 代理商： | TMX320LF2403APAGA |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)當(dāng)前第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)
SPRS145G
–
JULY 2000
–
REVISED FEBRUARY 2002
82
POST OFFICE BOX 1443
HOUSTON, TEXAS 77251
–
1443
external reference crystal/clock with PLL circuit enabled
timings with the PLL circuit enabled
PARAMETER
MIN
MAX
UNIT
Resonator
4
13
fx
Input clock frequency
In ut clock frequency
Crystal
CLKIN
4
4
20
20
MHz
Input frequency should be adjusted (CLK PS bits in SCSR1 register) such that CLKOUT = 40 MHz maximum, 4 MHz minimum.
switching characteristics over recommended operating conditions [H = 0.5 t
c(CO)
] (see Figure 25)
PARAMETER
PLL MODE
MIN
TYP
MAX
UNIT
tc(CO)
tf(CO)
tr(CO)
tw(COL)
tw(COH)
tt
Input frequency should be adjusted (CLK PS bits in SCSR1 register) such that CLKOUT = 40 MHz maximum, 4 MHz minimum.
Cycle time, CLKOUT
×
4 mode
25
ns
Fall time, CLKOUT
4
ns
Rise time, CLKOUT
4
ns
Pulse duration, CLKOUT low
H
–
3
H
H+3
ns
Pulse duration, CLKOUT high
H
–
3
H
H+3
ns
Transition time, PLL synchronized after RS pin high
4096tc(Cl)
ns
timing requirements (see Figure 25)
MIN
MAX
UNIT
tc(Cl)
tf(Cl)
tr(Cl)
tw(CIL)
tw(CIH)
Cycle time, XTAL1/CLKIN
250
ns
Fall time, XTAL1/CLKIN
5
ns
Rise time, XTAL1/CLKIN
5
ns
Pulse duration, XTAL1/CLKIN low as a percentage of tc(Cl)
Pulse duration, XTAL1/CLKIN high as a percentage of tc(Cl)
40
60
%
40
60
%
XTAL1/CLKIN
tc(CI)
tw(CIL)
tw(CIH)
tf(Cl)
tr(Cl)
tc(CO)
tw(COH)
tw(COL) tr(CO)
tf(CO)
CLKOUT
Figure 25. CLKIN-to-CLKOUT Timing with PLL and External Clock in
×
4 Mode
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TMX320LF2403APAGS | CONN SEALED F M RG59 CRIMP |
| TMX320LF2406APZA | CONN INDOOR F M RG6 CRIMP |
| TMX320LF2406APZS | CONNECTOR F M RG59 COMPRESSION |
| TMX320LF2407APGEA | CONN SVHS MINI-DIN 4 FEMA |
| TMP34092PQL-64 | Transient Voltage Suppressor Diodes |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| TMX320LF2403APAGS | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|TQFP|64PIN|PLASTIC |
| TMX320LF2403APGA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DSP CONTROLLERS |
| TMX320LF2403APGEA | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DSP CONTROLLERS |
| TMX320LF2403APGES | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DSP CONTROLLERS |
| TMX320LF2403APGS | 制造商:TI 制造商全稱:Texas Instruments 功能描述:DSP CONTROLLERS |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。