- 您現在的位置：買賣IC網 > PDF目錄382648 > TMX320C6413ZTSA500 (Texas Instruments, Inc.) Fixed-Point Digital Signal Processors PDF資料下載
參數資料
| 型號： | TMX320C6413ZTSA500 |
| 廠商： | Texas Instruments, Inc. |
| 元件分類： | 數字信號處理 |
| 英文描述： | Fixed-Point Digital Signal Processors |
| 中文描述： | 定點數字信號處理器 |
| 文件頁數： | 101/140頁 |
| 文件大?。?/td> | 1958K |
| 代理商： | TMX320C6413ZTSA500 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁當前第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁
Programmable Synchronous Interface Timing
101
April 2004
Revised May 2005
SPRS247E
AECLKOUTx
ACEx
ABE[3:0]
AEA[22:3]
AED[31:0]
AARE/ASDCAS/ASADS/
ASRE
§
AAOE/ASDRAS/ASOE
§
AAWE/ASDWE/ASWE
§
The read latency and the length of CEx assertion are programmable via the SYNCRL and CEEXT fields, respectively, in the EMIFA CE Space
Secondary Control register (CExSEC). In this figure, SYNCRL = 2 and CEEXT = 0.
The following parameters are programmable via the EMIF CE Space Secondary Control register (CExSEC):
Read latency (SYNCRL): 0-, 1-, 2-, or 3-cycle read latency
Write latency (SYNCWL): 0-, 1-, 2-, or 3-cycle write latency
ACEx assertion length (CEEXT): For standard SBSRAM or ZBT SRAM interface, ACEx goes inactive after the final command has been issued
(CEEXT = 0). For synchronous FIFO interface with glue, ACEx is active when ASOE is active (CEEXT = 1).
Function of ASADS/ASRE (RENEN): For standard SBSRAM or ZBT SRAM interface, ASADS/ASRE acts as ASADS with deselect cycles
(RENEN = 0). For FIFO interface, ASADS/ASRE acts as ASRE with NO deselect cycles (RENEN = 1).
Synchronization clock (SNCCLK): Synchronized to AECLKOUT1 or AECLKOUT2
§
AARE/ASDCAS/ASADS/ASRE, AAOE/ASDRAS/ASOE, and AAWE/ASDWE/ASWE operate as ASADS/ASRE, ASOE, and ASWE,
respectively, during programmable synchronous interface accesses.
BE1
BE2
BE3
BE4
Q1
Q2
Q3
Q4
9
1
4
5
8
9
6
7
3
1
2
EA1
EA2
EA4
8
READ latency = 2
EA3
Figure 7
9. Programmable Synchronous Interface Read Timing for EMIFA
(With Read Latency = 2)
相關PDF資料 |
PDF描述 |
|---|---|
| TMX320C6413ZTS400 | Fixed-Point Digital Signal Processors |
| TMP320C6413ZTS400 | Fixed-Point Digital Signal Processors |
| TMX320C6413ZTS500 | Fixed-Point Digital Signal Processors |
| TMP320C6413ZTS500 | Fixed-Point Digital Signal Processors |
| TMX320C6413ZTSA400 | Fixed-Point Digital Signal Processors |
相關代理商/技術參數 |
參數描述 |
|---|---|
| TMX320C6414CGLZ300 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMX320C6414CGLZ5 | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| TMX320C6414CGLZ5E0 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMX320C6414CGLZA300 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
| TMX320C6414CGLZA5E0 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:FIXED-POINT DIGITAL SIGNAL PROCESSORS |
發(fā)布緊急采購，3分鐘左右您將得到回復。